深入大規(guī)模芯片設(shè)計(jì)全過程

1、深入大規(guī)模芯片設(shè)計(jì)全過程介紹了 navida公司設(shè)計(jì)圖象處理芯片（GPU ）的全過程，本站對文章中一些專 業(yè)內(nèi)容進(jìn)行了修改和補(bǔ)充，讓大家可以對大規(guī)模芯片設(shè)計(jì)的過程，以及FPGA在IC設(shè)計(jì)中的作用，有一個(gè)形象的了解。.、八、-刖言人類對視覺信號(hào)天生的敏感決定了對圖形處理硬件性能的渴求成了現(xiàn)階段硬件 產(chǎn)業(yè)最炙手可熱的話題。與滿足聽覺的音頻設(shè)備相比，現(xiàn)在的圖形處理技術(shù)水 平給圖形處理還留有很大的發(fā)展空間，這就決定了這個(gè)產(chǎn)業(yè)的競爭充滿了變數(shù)，在技術(shù)開發(fā)和市場推廣策略上稍有不慎就會(huì)別別人趕超。為了應(yīng)付激烈的行業(yè)競爭，設(shè)計(jì)出更高性能的圖形處理芯片已經(jīng)成為各個(gè)廠商保持自身競爭力水平 最重要的手段。 今天我就

2、來大家做一次特殊的旅行，了解圖形芯片設(shè)計(jì)研發(fā)的 全過程，事實(shí)上現(xiàn)在絕大多數(shù)的芯片設(shè)計(jì)廠商都是依照這個(gè)程序來進(jìn)行新品研發(fā) 的。確定研發(fā)方案和硬件語言描述與任何一個(gè)靠生產(chǎn)產(chǎn)品謀求發(fā)展的企業(yè)一樣， 設(shè)計(jì)推出一款新的GPU的第一步 理所當(dāng)然的是市場的調(diào)研和產(chǎn)品的開發(fā)規(guī)劃。 在這段時(shí)間內(nèi)，未來產(chǎn)品的相關(guān)定 位，主要占領(lǐng)的市場范圍等話題都被提到桌面上討論，這些問題討論的結(jié)果最終將決定產(chǎn)品最終的研發(fā)方案的大體內(nèi)容： 研發(fā)成本，研發(fā)周期以及開發(fā)過程中 需要的資源等等。接下來就要在研發(fā)方案確定的大方向的技術(shù)上研究從生產(chǎn)工藝，芯片代工等具體的細(xì)節(jié)問題進(jìn)行商議。在成本的限制范圍內(nèi)決定諸如集成晶體管數(shù)量等物理參 數(shù)；

3、緊 接著就要在符合生產(chǎn)工藝的芯片代工廠中做出選擇了，決定這個(gè)的因素 很多，當(dāng)然第一點(diǎn)是能提供生產(chǎn)芯片要求的工藝水平，比如0.15微米，0.13微米，甚至90納米，其次是代工廠的產(chǎn)品質(zhì)量和價(jià)格因素。當(dāng)然很多時(shí)候芯片 在設(shè)計(jì)的時(shí)候就計(jì)劃使用比較超前的工藝， 保證選擇的代工廠（即芯片生產(chǎn)的公 司比如TSMC ）在芯片設(shè)計(jì)完成開始投片的時(shí)候完成相關(guān)工藝改造是十分重要 的,如果你在這一點(diǎn)上面做出錯(cuò)誤的判斷， 那對公司造成的損失是巨大的，因?yàn)?圖形芯片行業(yè)是一個(gè) 最求速度的產(chǎn)業(yè)，在生產(chǎn)工藝已經(jīng)決定的情況下，如果要 在回過頭來修訂工藝指標(biāo)，那進(jìn)行的工作又會(huì)持續(xù)幾個(gè)月，其中的工作量不比重 新一塊芯片要少多少！

4、當(dāng)這一切前期環(huán)節(jié)確定以后，就開始我們這篇文章最主要的部分了，顯示芯片構(gòu)架的設(shè)計(jì)。一個(gè)設(shè)計(jì)團(tuán)隊(duì)被組織起來定義 GPU支持的技術(shù)特征并且制定整個(gè)設(shè) 計(jì)工作的日程表（比如團(tuán)隊(duì)1在三周內(nèi)完成反鋸齒單元的設(shè)計(jì)）。在我們深入介紹芯片的設(shè)計(jì)過程之前，我們先來了解一下現(xiàn)在芯片制造公司一般 的設(shè)計(jì)流程。現(xiàn)在，芯片構(gòu)架的設(shè)計(jì)一般是通過專門的硬件設(shè)計(jì)語言HardwareDescription Languages （HDL）來完成，所謂硬件設(shè)計(jì)語言（HDL ）顧名思義，是一種用來描述硬件工作過程的語言?，F(xiàn)在被使用的比較多的有Verilog 、VHDL o這些語言寫成的代碼能夠用專門的合成器生成邏輯門電路的連線表和 布

5、局圖，這些都是將來發(fā)給芯片代工廠的主要生產(chǎn)依據(jù)。對于硬件設(shè)計(jì)語言（HDL） 一般的人都基本上不會(huì)接觸到，我們在這里只給大家簡略的介紹一下： 在程序代碼的形式上HDL和C也沒有太大的不同，但他們的實(shí)際功能是完全的 不同。比如下面這個(gè)Verilog語言中非?；镜囊粭l語句：一； 2always(posedge clock) Q <= D;這相當(dāng)于C里面的一條條件判斷語句，意思就是在時(shí)鐘有上升沿信號(hào)的時(shí)候， 輸出信號(hào)D'被儲(chǔ)存在'Q' o就是通過諸如此類的語句描述了觸發(fā)器電路組成的 緩存和顯存之間數(shù)據(jù)交換的基本方式。綜合軟件就是依靠這些代碼描述出來的門 電路的工作方式關(guān)

6、系生成電路的。在芯片的設(shè)計(jì)階段基本上都是通過工程師們通過Verilog語言編制HDL代碼來設(shè)計(jì)芯片中的所有工作單元，也決定該芯片 所能支持的所有技術(shù)特征。這個(gè)階 段一般要持續(xù)3到4個(gè)月（這取決于芯片工 程的規(guī)模），是整個(gè)設(shè)計(jì)過程的基礎(chǔ)。在上述的工作完成后，就進(jìn)入了產(chǎn)品設(shè)計(jì)的驗(yàn)證階段，一般也有一兩個(gè)月的時(shí)間。這個(gè)階段的任務(wù)就是保證在芯片最后交付代工廠的設(shè)計(jì)方案沒有缺陷的，就是我們平時(shí)所說的產(chǎn)品的“b這一個(gè)階段對于任何芯片設(shè)計(jì)公司來說都是舉足輕重的一步，因?yàn)槿绻酒O(shè)計(jì)在投片生產(chǎn)出來以后驗(yàn)證出并不能像設(shè)計(jì)的那樣正常工作，那就不僅意味著繼續(xù)投入更多的金錢修改設(shè)計(jì)，重新投片，還會(huì)在圖形芯片產(chǎn)業(yè)最為重視

7、的產(chǎn)品推出速度方面失去先機(jī)。整個(gè)驗(yàn)證工作分為好幾個(gè)過程，基本功能測試驗(yàn)證芯片內(nèi)的所有的門電路能正常工作，工作量模擬測試用來證實(shí)門電路組合能達(dá)到的性能。當(dāng)然，這時(shí)候還沒有真正物理意義上真正的芯片存在，這些所有的測試依舊是通過HDL編成的程序模擬出來的。/alig nalig n=left接下來的驗(yàn)證工作開始進(jìn)行分支的并行運(yùn)作，一個(gè)團(tuán)隊(duì)負(fù)責(zé)芯片電路的靜態(tài)時(shí)序分析，保證成品芯片能夠達(dá)到設(shè)計(jì)的主 頻；另外一個(gè)主要 由模擬電路工程師組成的團(tuán)隊(duì)進(jìn)行關(guān)于儲(chǔ)存電路，供電電路的分析修改。和數(shù)字電路的修正工作相比，模擬工程師們的工作要辛苦的多，他們要進(jìn)行大量的復(fù)數(shù)，微分方程計(jì)算和信號(hào)分析，即便是借助計(jì)算機(jī)和專門的

8、軟件也是一件很頭疼 的事情。同樣，這時(shí)候的多有測試和驗(yàn)證工作都是在模擬的狀態(tài)下進(jìn)行的，最終,當(dāng)上述所有的工作完成后，一份由綜合軟件生成的用來投片生產(chǎn)門電路級(jí)別的連 線表和電路圖就完成了。但是，圖形芯片設(shè)計(jì)者不會(huì)立即把這個(gè)方案交付廠家，因?yàn)樗€要接受最后一個(gè)考驗(yàn)，那就是我們通常所說的 FPGA (Field Programmable Gate Array) 現(xiàn)場可 編程門陣列來對設(shè)計(jì)進(jìn)行的最終功能進(jìn)行驗(yàn)證。對于NV30那樣集成一億多個(gè)晶體管超級(jí)復(fù)雜芯片，在整個(gè)使用硬件設(shè)計(jì)語言(HDL)設(shè)計(jì)和模擬測試的過程中，要反復(fù)運(yùn)行描述整個(gè)芯片的數(shù)十億條的指令和進(jìn)行真正“海量”的數(shù)據(jù)儲(chǔ) 存，因此對執(zhí)行相關(guān)任務(wù)

9、的的硬件有著近乎變態(tài)的考驗(yàn)。我們從下面NVIDIA實(shí)驗(yàn)室的配備可見一斑。alig n=cen terimg=450,337:fpga.c n/others/icdesign_example/002.jpg/img/align11臺(tái) Sun 微系統(tǒng)公司提供的SunFire 6800架式服務(wù)器，身高6英尺，每一臺(tái)都配備有 196GB的 內(nèi)存， 單價(jià)都在百萬美元左右。alig n=cen terimg=450,337:fpga.c n/others/icdesig n_example/003.jpg/img /align/alignalign=leftRacksaver公司的 1U 單元組成的架式服

10、務(wù)器，每一個(gè)1U單元可以配置兩塊 主板，24塊Pentium 4處理器，整套系 統(tǒng) 包 括 2800 塊 CPU 并 行 運(yùn) 行。/alig nalig n=cen terimg=450,337:fpga.c n/others/icdesig n_example/0 補(bǔ)一4O4.jpg/img /alig nalig n=left這是NVIDIA的硬盤陣列機(jī)柜，每一臺(tái)都放 滿了硬盤，給上面的那些服務(wù)器提供“深不見底”儲(chǔ)存容量。/alig n（編者：以上設(shè)備是用于一億門級(jí)超大規(guī)模集成電路設(shè)計(jì)的，對于普通中大規(guī)模IC設(shè)計(jì)，一臺(tái)普通的PC工作站或UNIX工作站就能夠滿足要求了） align=left

11、b可 編程門陣列FPGA模擬驗(yàn)證/b/alignalign=left現(xiàn)場可編程門陣列 FPGA可以能完成任何數(shù)字器件的功能，上至高性能CPU下至簡單的74電路，都可以用它來實(shí)現(xiàn)。FPGA其實(shí)是一個(gè)包含有大量門電路的邏輯元件，但是它的每一 個(gè)門的定義可以有使用者來定義，如同一張白紙或是一堆積木，工程師可以通過 傳統(tǒng) 的原理圖輸入法，或是硬件描述語言自由的設(shè)計(jì)一個(gè)數(shù)字系統(tǒng)。通過軟件 仿真，我們可以事先驗(yàn)證設(shè)計(jì)的正確性。在PCB完成以后，還可以利用FPGA的在線修改能力，隨時(shí)修改設(shè)計(jì)而不必改動(dòng)硬件電路。所以說使用FPGA來開發(fā)數(shù)字電路，可以大大縮短設(shè)計(jì)時(shí)間，更為重要的是大大減少了再出現(xiàn)成品芯片 以后反復(fù)修 改，投片資金和時(shí)間的消耗，一塊幾千美元的FPGA（這里指目前最大 容量的FPGA）和花費(fèi)數(shù)百萬美元得到一塊成品芯片相比，消耗是微不足道的（編者：呵呵， 以上文字引用 了本站 url=:新手入門/color/url中的文字，看來新手入門這篇文章已經(jīng)流傳很廣咯）在這個(gè)方面,ATI和NVIDIA 公司都使用了名為IK