簡談示波器的觸發(fā)

1、示波器的觸發(fā)1.觸發(fā)概述觸發(fā)的定義：按照需求設(shè)置一定的觸發(fā)條件，當(dāng)波形流中的某一個波形滿足這一條件時， 示波器即時捕獲該波形和其相鄰部分，并顯示在屏幕上。觸發(fā)的作用：保證每次時基掃描或采集的時候，都從輸入信號上滿足定義的觸發(fā)條件處開始，這樣每一次掃描或采集的波形就同步，可以使每次捕獲的波形相重疊，從而顯示穩(wěn)定的波形。即：捕獲感興趣的信號；穩(wěn)定顯示。用于：對單次信號進行捕獲， 對重復(fù)信號中的異常波形隔離捕獲，對周期性信號進行穩(wěn)定的顯示等。如果沒有觸發(fā)，每一屏的顯示都不同，如圖 1所示。當(dāng)示波器快速刷新的時候，看到的 信號是混疊的，沒有穩(wěn)定的圖像，無法觀察和測量。觸發(fā)是數(shù)字示波器區(qū)別于模擬示波器的

2、最大特征之一。模擬示波器只有簡單的邊沿觸發(fā)。沒有存儲單元，觸發(fā)只是示波器顯示波形的一個起始信號，只定義了波形的起點。而數(shù)字存儲示波器把模擬信號數(shù)字化，由于有數(shù)據(jù)存儲，并可以定義觸發(fā)點在內(nèi)存中的位置，可以看到觸發(fā)之前的波形，可以設(shè)置更多更復(fù)雜的觸發(fā)類型，滿足不同特征波形的觸發(fā)和觀察。2.觸發(fā)設(shè)置2.1觸發(fā)源觸發(fā)源決定觸發(fā)信號從哪里獲得。 多數(shù)情況下，觸發(fā)信號來自輸入信號本身。 觸發(fā)電路 與被測信號處理電路是并行結(jié)構(gòu)， 所以觸發(fā)電路并不會影響到被測信號的數(shù)字化處理， 也就 決定了觸發(fā)信號不光可以從被測信號引入， 還可以通過其他通道、 外觸發(fā)通道等引入。 若示 波器具有外部觸發(fā)輸入端， 那么它上面連

3、接的信號則可以驅(qū)動觸發(fā)電路時示波器觸發(fā)。 若想 要觀察與電源有關(guān)的干擾信號，可以使用電源觸發(fā)。2.2觸發(fā)點為了觀察特定波形之前發(fā)生的更多事件，把觸發(fā)點往顯示窗口右方推移一段時間，即是預(yù)觸發(fā)。為了了解特定波形之后發(fā)生的更多事件，把觸發(fā)點往顯示窗口左方推移一段時間，即是延遲觸發(fā)。另外，將觸發(fā)點向左移可充分利用示波器的存儲空間。一般將觸發(fā)點設(shè)置在中間位置以方便觀察和調(diào)節(jié)，因為示波器的波形擴展時是以觸發(fā)點為對稱點展開的。2.3觸發(fā)釋抑有時，為了使示波器能在信號的正確部分觸發(fā)并不容易。許多示波器采用專門特性， 簡化了任務(wù)。觸發(fā)器釋抑時間是發(fā)生正確觸發(fā)后的一段時間，在這段時間內(nèi)，示波器不能觸發(fā)。當(dāng)觸發(fā)源是

4、復(fù)雜波形的時候， 該特性能發(fā)揮作用。 其結(jié)果是，只有在適當(dāng)?shù)挠|發(fā)點示波器才 能觸發(fā)。圖2解釋了如何使用觸發(fā)釋抑特性來顯示有用波形。觸發(fā)電平顯示觸父點.釋抑釋抑釋抑在釋抑時間內(nèi)，不能識別新的觸發(fā)圖2觸發(fā)釋抑2.3觸發(fā)電平觸發(fā)電平是指信號需要達到該電平才能被觸發(fā)。設(shè)置任何觸發(fā)條件都需要有一個具體的觸發(fā)電平。觸發(fā)電平定義了信號是否為滿足觸發(fā)條件的“事件”。在上升沿觸發(fā)時，只有該上升沿在上升的過程中達到觸發(fā)電平的位置才認為是“事件” 從而被“隔離”在觸發(fā)點。很多觸發(fā)方式的條件都是相對于觸發(fā)電平而言。比如脈寬觸發(fā)，觸發(fā)電路識別的寬度（時間間隔）并不是上升沿的50%到下一個上升沿的50%,而是觸發(fā)電平穿越

5、兩個上升沿的交叉 點之間的時間間隔3. 觸發(fā)模式觸發(fā)模式?jīng)Q定示波器是否按照信號的條件描繪波形。有以下模式：1自動：不管是否滿足觸發(fā)條件，都實時刷新波形，這時候示波器的屏幕上的波形通常 看起來是“晃動”的2正常：滿足觸發(fā)條件才觸發(fā)，否則波形會靜止不動，并且等待下一次觸發(fā)3單次：僅捕獲第一次滿足觸發(fā)條件的波形，捕獲后就停止。4.滾動：強制讓波形靜止不動4. 觸發(fā)電路4.1模擬部分數(shù)字示波器一般采用的觸發(fā)電路結(jié)構(gòu)是DSP+FPGA+DAC比較器如圖3所示。首先，DSP根據(jù)用戶設(shè)置計算觸發(fā)電平值并傳遞給FPGA然后，F(xiàn)PGA按此觸發(fā)電平值對 DAC進行配置，控制 DAC輸出正確的觸發(fā)電平到比較器；最后

6、，比較器完 成與觸發(fā)信號的比較，產(chǎn)生驅(qū)動數(shù)據(jù)采集系統(tǒng)的觸發(fā)信號。圖3觸發(fā)電路圖4.2數(shù)字部分觸發(fā)信號控制采集一一FPGA FIFO實現(xiàn)。采集的數(shù)字化信號遵循先進先出的原理存儲到示波器內(nèi)存（FIFO）中去。采集滿預(yù)觸發(fā)深度之前，存儲器只進不出；采滿預(yù)觸發(fā)深度之后，觸發(fā)信號到來之前， 存儲器邊出邊進；觸發(fā)到來之后，存儲器只進不出，直到存滿存儲深度為止；存滿之后，存 儲器只出不進，取出數(shù)據(jù)畫波形并顯示。存儲器起點到觸發(fā)點這段時間記錄的波形數(shù)據(jù)就是 觸發(fā)前的波形信息，即預(yù)觸發(fā)。而觸發(fā)點到存儲器終點的波形稱之為后觸發(fā)。5.觸發(fā)類型 5.1邊沿觸發(fā)邊沿觸發(fā)是當(dāng)被測信號的電平變化方向與設(shè)定相同（上升沿或下降

7、沿），其值變化到與觸發(fā)電平相同時，示波器被觸發(fā)，并捕獲波形。邊沿觸發(fā)是最常用、最簡單、最有效的觸發(fā)方式。邊沿觸發(fā)器的工作原理為：首先預(yù)設(shè)觸發(fā)電平和觸發(fā)沿， 觸發(fā)源信號與觸發(fā)電平通過比較器進行比較，當(dāng)觸發(fā)源信號穿越觸發(fā)電平后，比較器輸出信號迅速改變，產(chǎn)生一個觸發(fā)信號。如圖4所示。5.2脈寬觸發(fā)脈寬觸發(fā)是將一個特定寬度的脈沖信號作為觸發(fā)信號，假設(shè)設(shè)定時間為T,通常是把觸發(fā)條件設(shè)定為四種，分別為脈沖寬度“>T”、“<T”、“ =”、“T”。同步電路行為（同步串行信號）可用于發(fā)現(xiàn)信號中的異?，F(xiàn)象觸發(fā)信號在源觸發(fā)信號的 上升沿開始以某 特定頻率的時 鈾計數(shù)等到源觸發(fā)信號的 下降沿到來時，停

8、止計數(shù)圖5脈寬觸發(fā)將計數(shù)值與設(shè)定的時間數(shù)值相比較，判斷出該脈沖寬度與設(shè)定值的關(guān)系，然后決定是否產(chǎn)生一次觸發(fā)。如圖 5所示。5.3斜率觸發(fā)定義：斜率觸發(fā)是當(dāng)被測信號的斜率滿足某一特定條件時，就產(chǎn)生觸發(fā)信號。 捕捉速率比正常波形快（或者慢）的異常波形。如圖6所示。設(shè)定一高一低兩個觸發(fā)比較電平，通過對處于設(shè)定的兩觸發(fā)比較電平之間的波形進行計時，將計時的結(jié)果與設(shè)定的時間門限值進行比較，如果計時值大于設(shè)定的門限值，表明被測信號的斜率小于規(guī)定的斜率值，反之則被測信號的斜率值大于規(guī)定的斜率值。經(jīng)過觸發(fā)通道中比較器比較后，輸出兩個觸發(fā)脈沖，相當(dāng)于對兩脈沖起始或結(jié)束的時間差進行計時。當(dāng)采用正斜率觸發(fā)時， 計時從觸發(fā)脈沖1的上升沿開始，到觸發(fā)脈沖2的上升 沿結(jié)束；而當(dāng)采用負斜率觸發(fā)時，則從觸發(fā)脈沖2的下降沿開始計時，到觸發(fā)脈沖1的下降 沿計時結(jié)束。IZ!if sE蛾樂平t商） X匸二I（1 I.».-I t B- II r *i1 > i"!I；lI/I門：!；/ :Z;/ I!-越電口L4口-i:圖6斜率觸發(fā)6.觸發(fā)耦合當(dāng)觸發(fā)源引進的觸發(fā)信號存在很多干擾和噪聲的時候，就要通過觸發(fā)耦