第6章電子電路故障

1、第六章第六章 可測性設(shè)計可測性設(shè)計(DFT+BIST)重要性重要性現(xiàn)代數(shù)字系統(tǒng)的現(xiàn)代數(shù)字系統(tǒng)的零故障概念：零故障概念：MTBF,MTTR 零故障零故障利用測試技術(shù)已難以解決，從利用測試技術(shù)已難以解決，從而提出了可測性設(shè)計問題！而提出了可測性設(shè)計問題！電子科大電子科大可測性設(shè)計的概念可測性設(shè)計的概念u可測性設(shè)計：可測性設(shè)計：DFT（Design for Testability）u基本思想：將測試的思想加入電路的設(shè)計當中?；舅枷耄簩y試的思想加入電路的設(shè)計當中。u方法：直接對電路硬件組成單元進行測試；降方法：直接對電路硬件組成單元進行測試；降低測試的復(fù)雜性低測試的復(fù)雜性 ；改進其可控制性和可觀察

2、；改進其可控制性和可觀察性性 ；添加自檢測模塊，使測試具有智能化和自；添加自檢測模塊，使測試具有智能化和自動化動化 。電子科大電子科大可測性設(shè)計的概念可測性設(shè)計的概念電子科大電子科大可測性設(shè)計的概念可測性設(shè)計的概念u目標：目標： 1.無冗余邏輯；無冗余邏輯； 2.增加可控制性和可觀察性；增加可控制性和可觀察性； 3.使測試生成更容易使測試生成更容易 ； 4.提高測試質(zhì)量提高測試質(zhì)量 ； 5.減少對原始電路的影響。減少對原始電路的影響。電子科大電子科大可測性設(shè)計的重要性可測性設(shè)計的重要性電子科大電子科大可測性設(shè)計的重要性可測性設(shè)計的重要性u因此，提出可測性設(shè)計問題：因此，提出可測性設(shè)計問題：在在

3、VLSI及系統(tǒng)設(shè)計時，就必須考慮系統(tǒng)測試的可能性和方便性；及系統(tǒng)設(shè)計時，就必須考慮系統(tǒng)測試的可能性和方便性；采用可測性設(shè)計后，可大大降低測試費用。例如，削減采用可測性設(shè)計后，可大大降低測試費用。例如，削減4/5測試測試成本，取得上千萬美元的效益；成本，取得上千萬美元的效益；系統(tǒng)可靠性提高，高質(zhì)量系統(tǒng)；系統(tǒng)可靠性提高，高質(zhì)量系統(tǒng)；已有已有IEEE-1149標準（標準（BST）；）；實現(xiàn)零故障；實現(xiàn)零故障；u美國規(guī)定無可測性設(shè)計的產(chǎn)品不許生產(chǎn)！美國規(guī)定無可測性設(shè)計的產(chǎn)品不許生產(chǎn)！電子科大電子科大可測性設(shè)計的重要性可測性設(shè)計的重要性u成果列表：成果列表：電子科大電子科大十幾個相關(guān)博士課題；十幾個相關(guān)

4、博士課題；國內(nèi)外期刊發(fā)表相關(guān)文國內(nèi)外期刊發(fā)表相關(guān)文章章100多篇多篇可測性設(shè)計的重要性可測性設(shè)計的重要性電子科大電子科大邊界掃描測試系統(tǒng)示意圖邊界掃描測試系統(tǒng)示意圖二二.可測性設(shè)計基礎(chǔ)可測性設(shè)計基礎(chǔ)輸入測試矢量輸入測試矢量輸出響應(yīng)矢量輸出響應(yīng)矢量可測性設(shè)計的基本模型可測性設(shè)計的基本模型被測被測系統(tǒng)系統(tǒng)電子科大電子科大可測性設(shè)計的方法可測性設(shè)計的方法電子科大電子科大可測性設(shè)計可測性設(shè)計的主要的主要方法方法針對電路的專門設(shè)計方法針對電路的專門設(shè)計方法（ad-hoc） 掃描設(shè)計方法掃描設(shè)計方法 內(nèi)建自測試內(nèi)建自測試（Built-In Self-Test） 可測性設(shè)計的方法可測性設(shè)計的方法針對電路的專

5、門設(shè)計方法（針對電路的專門設(shè)計方法（ad-hoc） :u專門測試設(shè)計是針對某一特定的電路，對其進行修改，專門測試設(shè)計是針對某一特定的電路，對其進行修改，使其便于測試。常用的方法有：大型序列電路的分塊使其便于測試。常用的方法有：大型序列電路的分塊方法，增加測試點，加入多路選擇器和提供狀態(tài)復(fù)位方法，增加測試點，加入多路選擇器和提供狀態(tài)復(fù)位等。等。u專門測試設(shè)計是設(shè)計者長年設(shè)計積累的設(shè)計技巧，對專門測試設(shè)計是設(shè)計者長年設(shè)計積累的設(shè)計技巧，對于解決復(fù)雜電路的測試還是相當有效的。于解決復(fù)雜電路的測試還是相當有效的。電子科大電子科大可測性的測度可測性的測度u可測性測度的定義可測性測度的定義：可測性測度是表

6、征可測性測度是表征系統(tǒng)可測試性難易程度的一個系統(tǒng)可測試性難易程度的一個量量；u可測性測度分：可測性測度分：可控制性：可控制性：輸入端對系統(tǒng)內(nèi)指定點的輸入端對系統(tǒng)內(nèi)指定點的控制能力；控制能力；cc0（n)-組合電路組合電路n點點0的可控制性；的可控制性；cc1(n)-組合電路組合電路n點點1的可控制性；的可控制性；sc0 (n)-時序電路時序電路n點點0的可控制性；的可控制性；sc1(n)-時序電路時序電路n點點1的可控制性；的可控制性；可觀測性：可觀測性：輸出端對系統(tǒng)內(nèi)部指定點輸出端對系統(tǒng)內(nèi)部指定點的觀測能力；的觀測能力；co(n)-組合電路組合電路n點點的可觀測性；的可觀測性；so(n)-時

7、序電路時序電路n點的可點的可觀測觀測性；性；輸入端輸入端輸出端輸出端uVLSI或系統(tǒng)或系統(tǒng)VLSI或系統(tǒng)或系統(tǒng)n電子科大電子科大系統(tǒng)可測性計算系統(tǒng)可測性計算u系統(tǒng)可控制性的計算系統(tǒng)可控制性的計算從原始輸入端從原始輸入端-電路描述電路描述-單元可控單元可控制性計算；制性計算；u系統(tǒng)可觀測性計算系統(tǒng)可觀測性計算從原始輸出端從原始輸出端-電路描述電路描述-單元可觀單元可觀測性計算；測性計算；u系統(tǒng)可測性計算系統(tǒng)可測性計算-累加累加cc(n),co(n), sc(n),so(n);u判斷：判斷：如果如果 cc(n),sc(n)很大，則很大，則n點不可控；點不可控；如果如果 co(n),so(n)很大，

8、則很大，則n點不可測；點不可測；應(yīng)改善電路設(shè)計，或增加測試點或控制點應(yīng)改善電路設(shè)計，或增加測試點或控制點u顯然，要對一個系統(tǒng)全部節(jié)點進行計算是顯然，要對一個系統(tǒng)全部節(jié)點進行計算是很麻煩的。美國很麻煩的。美國sandia國家實驗室研制了國家實驗室研制了SCOAP可測性分析軟件，作為可測性分析軟件，作為CAD的一的一個部分，很有用。個部分，很有用。uTERADYNE(泰瑞達泰瑞達)的可測性設(shè)計系統(tǒng)及的可測性設(shè)計系統(tǒng)及軟件軟件:BST：VICTORY；功能測試：功能測試：l323,l393,9000系列；系列；組合電路測試：組合電路測試： L321，L353，8800系列系列；超大規(guī)模集成測試系統(tǒng)：

9、超大規(guī)模集成測試系統(tǒng)：J750最高測試速率：最高測試速率：100MHz通道數(shù)：通道數(shù)：64ch-1024ch；過程測試：過程測試：Z1803，Z1880；測試程序開發(fā)：測試程序開發(fā)：LASAR；uMantech，Praxa；uTexas，compaq;電子科大電子科大可測性的測度可測性的測度電子科大電子科大可測性改善設(shè)計可測性改善設(shè)計算法流程算法流程邏輯功能設(shè)計邏輯功能設(shè)計可測性計算可測性計算可測性限值判斷？可測性限值判斷？改善設(shè)計改善設(shè)計結(jié)束結(jié)束超限超限例：一電路共例：一電路共19個節(jié)點，個節(jié)點， 累計累計cc（I)=166 而而cc（8）=35，差！，差！ 在該處插入與門，在該處插入與門，

10、 則，則，cc(8)=2 累計累計cc(I)=133,得到改進！得到改進！例圖（略）電子科大電子科大可測性設(shè)計的基本方法可測性設(shè)計的基本方法u簡易可測性設(shè)計簡易可測性設(shè)計增加測試點和必要的輸入點；增加測試點和必要的輸入點；提高時序系統(tǒng)的初始狀態(tài)的能力；提高時序系統(tǒng)的初始狀態(tài)的能力；隔離冗余電路；隔離冗余電路；斷開邏輯的反饋線；斷開邏輯的反饋線；隔離內(nèi)部時鐘（控制外部時鐘）；隔離內(nèi)部時鐘（控制外部時鐘）；u改善可測性設(shè)計改善可測性設(shè)計u結(jié)構(gòu)可測性設(shè)計結(jié)構(gòu)可測性設(shè)計電平靈敏設(shè)計；電平靈敏設(shè)計；掃描通路設(shè)計；掃描通路設(shè)計；掃描掃描/置入邏輯設(shè)計；置入邏輯設(shè)計；隨機存取掃描設(shè)計；隨機存取掃描設(shè)計；隨機

11、存取掃描設(shè)計；隨機存取掃描設(shè)計；Reed-Muller結(jié)構(gòu)等；結(jié)構(gòu)等；u內(nèi)測試設(shè)計內(nèi)測試設(shè)計偽隨機碼發(fā)生器；偽隨機碼發(fā)生器；信號特征分析器；信號特征分析器；邊緣掃描測試邊緣掃描測試基本結(jié)構(gòu)基本結(jié)構(gòu)被測被測VLSI或系統(tǒng)或系統(tǒng)系統(tǒng)輸入系統(tǒng)輸入系統(tǒng)輸出系統(tǒng)輸出測試附測試附加輸入加輸入測試附測試附加輸出加輸出電子科大電子科大可測性設(shè)計的方法可測性設(shè)計的方法掃描測試技術(shù)掃描測試技術(shù) 電子科大電子科大可測性設(shè)計的方法可測性設(shè)計的方法掃描測試技術(shù)：掃描測試技術(shù)：u掃描設(shè)計類型 全掃描全掃描(Full Scan) 部分掃描部分掃描(Partial Scan) 其他類型其他類型電子科大電子科大可測性設(shè)計的方法

12、可測性設(shè)計的方法n 全掃描技術(shù)就是將電路中所有的觸發(fā)器用可掃描觸全掃描技術(shù)就是將電路中所有的觸發(fā)器用可掃描觸發(fā)器替代，使得所有的觸發(fā)器在測試的時候鏈接成一發(fā)器替代，使得所有的觸發(fā)器在測試的時候鏈接成一個移位寄存器鏈，稱為掃描鏈。個移位寄存器鏈，稱為掃描鏈。n全掃描技術(shù)可以顯著的減少測試生成的復(fù)雜度和測試全掃描技術(shù)可以顯著的減少測試生成的復(fù)雜度和測試費用，但這是以犧牲芯片面積和降低系統(tǒng)速度為代價費用，但這是以犧牲芯片面積和降低系統(tǒng)速度為代價的。的。 電子科大電子科大可測性設(shè)計的方法可測性設(shè)計的方法n部分掃描的方法是只選擇一部分觸發(fā)器構(gòu)成掃描鏈，降低了掃描設(shè)計的部分掃描的方法是只選擇一部分觸發(fā)器構(gòu)

13、成掃描鏈，降低了掃描設(shè)計的芯片面積開銷，減少了測試時間。其關(guān)鍵技術(shù)在于如何選擇觸發(fā)器。對芯片面積開銷，減少了測試時間。其關(guān)鍵技術(shù)在于如何選擇觸發(fā)器。對部分掃描技術(shù)的研究主要在于如何減少芯片面積、降低對電路性能的影部分掃描技術(shù)的研究主要在于如何減少芯片面積、降低對電路性能的影響，提高電路的故障覆蓋率和減小測試矢量生成的復(fù)雜度等方面。響，提高電路的故障覆蓋率和減小測試矢量生成的復(fù)雜度等方面。 n邊界掃描技術(shù)是各邊界掃描技術(shù)是各IC制造商支持和遵守的一種掃描技術(shù)標準，起先主要制造商支持和遵守的一種掃描技術(shù)標準，起先主要用于對印刷電路板的測試，它提供一個標準的測試接口簡化了印刷電路用于對印刷電路板的測

14、試，它提供一個標準的測試接口簡化了印刷電路板的焊接質(zhì)量測試。它是在板的焊接質(zhì)量測試。它是在IC的輸入輸出端口處放置邊界掃描單元，并的輸入輸出端口處放置邊界掃描單元，并把這些掃描單元依次連成掃描鏈，然后運用掃描測試原理觀察并控制芯把這些掃描單元依次連成掃描鏈，然后運用掃描測試原理觀察并控制芯片邊界的信號。邊界掃描技術(shù)也可用于對系統(tǒng)芯片進行故障檢測片邊界的信號。邊界掃描技術(shù)也可用于對系統(tǒng)芯片進行故障檢測 電子科大電子科大掃描結(jié)構(gòu)類型 多路選擇觸發(fā)器掃描(Multiplexed Flip-Flop Scan) 時鐘型掃描(Clocked Scan) LSSD掃描(Level-Sensitive Sc

15、an Design)可測性設(shè)計的方法可測性設(shè)計的方法電子科大電子科大掃描結(jié)構(gòu)類型掃描結(jié)構(gòu)類型 多路選擇觸發(fā)器掃描多路選擇觸發(fā)器掃描(Multiplexed Flip-Flop Scan) 時鐘型掃描時鐘型掃描(Clocked Scan) LSSD掃描掃描(Level-Sensitive Scan Design)可測性設(shè)計的方法可測性設(shè)計的方法n多路選擇器型的觸發(fā)器多路選擇器型的觸發(fā)器電子科大電子科大可測性設(shè)計的方法可測性設(shè)計的方法n專用時鐘掃描單元專用時鐘掃描單元 電子科大電子科大電平敏感掃描設(shè)計電平敏感掃描設(shè)計 電平敏感掃描（電平敏感掃描（LSSD掃描設(shè)計，掃描設(shè)計，Level Sensit

16、ive Scan design）單元有）單元有3種方式：單鎖存器、雙鎖存器、專用種方式：單鎖存器、雙鎖存器、專用時鐘控制鎖存器時鐘控制鎖存器 ：n單鎖存單鎖存LSSD ：增加了一個數(shù)據(jù)輸入端、兩個時鐘輸入端 電平敏感掃描設(shè)計電平敏感掃描設(shè)計u單鎖存器單鎖存器LSSD的特征是：的特征是： a)對電路性能的影響可以忽略；對電路性能的影響可以忽略； b) 較高的面積代價。用一個較高的面積代價。用一個LSSD單元替換一個簡單單元替換一個簡單 的鎖存器的鎖存器將會增加將會增加100或者更多時序邏輯的面積。增加的主測試時鐘和或者更多時序邏輯的面積。增加的主測試時鐘和從測試時鐘也增加了布線的面積（與多路選擇

17、器型的觸發(fā)器掃從測試時鐘也增加了布線的面積（與多路選擇器型的觸發(fā)器掃描類型相比）；描類型相比）； c)支持帶有異步復(fù)位和清零端的鎖存器；支持帶有異步復(fù)位和清零端的鎖存器； 電平敏感掃描設(shè)計電平敏感掃描設(shè)計n雙鎖存器雙鎖存器LSSD ： 電平敏感掃描設(shè)計電平敏感掃描設(shè)計n雙鎖存器雙鎖存器LSSD ：a) 對電路性能的影響可以忽略；對電路性能的影響可以忽略；b) 較低的面積增加量（較低的面積增加量（15%-30%）；）；c) 支持具有異步復(fù)位和清零端的鎖存器；支持具有異步復(fù)位和清零端的鎖存器；電平敏感掃描設(shè)計電平敏感掃描設(shè)計n專用時鐘控制的專用時鐘控制的LSSD： 電平敏感掃描設(shè)計電平敏感掃描設(shè)計

18、u專用時鐘控制的專用時鐘控制的LSSD：a)對電路性能的影響可以忽略對電路性能的影響可以忽略b)中等的面積開銷。一個掃描單元的面積比基本的觸發(fā)中等的面積開銷。一個掃描單元的面積比基本的觸發(fā)器增加器增加40%-80%。布線面積也會因為兩個測試時鐘。布線面積也會因為兩個測試時鐘的加入而有所增加。的加入而有所增加。邊緣掃描測試（邊緣掃描測試（BST）基本結(jié)構(gòu)）基本結(jié)構(gòu)邊緣掃描測試邊緣掃描測試（BST-Boundary Scan Test);u結(jié)構(gòu)：結(jié)構(gòu)：標準四總線結(jié)構(gòu)：標準四總線結(jié)構(gòu)：TDI-數(shù)據(jù)輸入端；數(shù)據(jù)輸入端；TDO-數(shù)據(jù)輸出端；數(shù)據(jù)輸出端；TMS-測試方式選擇輸入端；測試方式選擇輸入端；TC

19、K-測試時鐘輸入端；測試時鐘輸入端；邊緣掃描寄存器（邊緣掃描寄存器（BSR）測試數(shù)據(jù)移位寄存器測試數(shù)據(jù)移位寄存器輔助寄存器（器件識別，旁路）輔助寄存器（器件識別，旁路）指令寄存器指令寄存器控制器控制器多路轉(zhuǎn)換器多路轉(zhuǎn)換器結(jié)構(gòu)結(jié)構(gòu)邊緣掃描寄存器邊緣掃描寄存器多路轉(zhuǎn)換器多路轉(zhuǎn)換器控制器控制器旁路旁路器件識別器件識別指令寄存器指令寄存器多路轉(zhuǎn)換器多路轉(zhuǎn)換器數(shù)據(jù)寄存器數(shù)據(jù)寄存器TDOTCKTMSTDI系統(tǒng)邏輯系統(tǒng)邏輯IC電子科大電子科大邊緣掃描測試（邊緣掃描測試（BST）基本結(jié)構(gòu)）基本結(jié)構(gòu)TCK核心邏輯核心邏輯測試互連線TDOTDITDO管腳TAP控制器TAP控制器J T A G測試儀TMSTDI邊界

20、掃描基本體系結(jié)構(gòu)邊緣掃描測試（邊緣掃描測試（BST）基本結(jié)構(gòu)）基本結(jié)構(gòu)邊緣掃描測試（邊緣掃描測試（BST）基本結(jié)構(gòu)）基本結(jié)構(gòu)邊緣掃描測試（邊緣掃描測試（BST）基本結(jié)構(gòu)）基本結(jié)構(gòu)邊緣掃描測試（邊緣掃描測試（BST）基本結(jié)構(gòu)）基本結(jié)構(gòu)邊緣掃描測試（邊緣掃描測試（BST）基本結(jié)構(gòu)）基本結(jié)構(gòu) EP2C5Q208邊界掃描測試代碼邊界掃描測試代碼int main() /調(diào)用提供的動態(tài)鏈接庫函數(shù)，驗證動態(tài)鏈接庫是否鏈接正確調(diào)用提供的動態(tài)鏈接庫函數(shù)，驗證動態(tài)鏈接庫是否鏈接正確 if(test(0 x0202) != 0 x0202) printf(動態(tài)鏈接庫鏈接失敗動態(tài)鏈接庫鏈接失敗n); return 0

21、; out_buf0 = 0; out_buf1 = 0; in_buf0 = 0; in_buf1 = 0; TAPtest();/TAP完整性測完整性測 IDtest();/芯片芯片ID碼檢測碼檢測 IDCODEtest();/手動輸入獲取手動輸入獲取IDCODE BYPASS();/旁路測試旁路測試 SAMPLE_Test();/采樣測試采樣測試 EXTEST();/外測試外測試邊緣掃描測試（邊緣掃描測試（BST）基本結(jié)構(gòu)）基本結(jié)構(gòu)邊緣掃描測試（邊緣掃描測試（BST）基本結(jié)構(gòu)）基本結(jié)構(gòu)uEP2C5Q208.BSD.txt attribute INSTRUCTION_LENGTH of e

22、p2c5Q208 : entity is 10; attribute INSTRUCTION_OPCODE of ep2c5Q208 : entity is BYPASS (1111111111), & EXTEST (0000001111), & SAMPLE (0000000101), & IDCODE (0000000110), & USERCODE (0000000111), & CLAMP (0000001010), & HIGHZ (0000001011), & CONFIG_IO (0000001101); attribut

23、e INSTRUCTION_CAPTURE of ep2c5Q208 : entity is 0101010101; attribute IDCODE_REGISTER of ep2c5Q208 : entity is 0000& -4-bit Version 0010000010110001& -16-bit Part Number (hex 20B1) 00001101110& -11-bit Manufacturers Identity 1; -Mandatory LSB邊緣掃描測試（邊緣掃描測試（BST）基本結(jié)構(gòu)）基本結(jié)構(gòu)邊緣掃描寄存器（邊緣掃描寄存器（BSR）

24、由移位寄存器串接而成，掃描由移位寄存器串接而成，掃描結(jié)構(gòu)；結(jié)構(gòu)；測試碼由測試碼由TDI輸入，并掃描；輸入，并掃描；工作受指令寄存器（工作方式）工作受指令寄存器（工作方式）及多路開關(guān)控制；及多路開關(guān)控制；單元結(jié)構(gòu)（如圖）；單元結(jié)構(gòu)（如圖）；工作方式（如圖）；工作方式（如圖）；測試數(shù)據(jù)移位寄存器（測試數(shù)據(jù)移位寄存器（UDTR）與邊緣掃描寄存器和系統(tǒng)內(nèi)部與邊緣掃描寄存器和系統(tǒng)內(nèi)部邏輯相連；邏輯相連；串入（串入（TDI）并出產(chǎn)生測試碼；）并出產(chǎn)生測試碼；并入并出由邊緣掃描寄存器產(chǎn)并入并出由邊緣掃描寄存器產(chǎn)生測試碼；生測試碼；并入串出（并入串出（TDO）輸出測試響）輸出測試響應(yīng)；判斷測試結(jié)果；應(yīng)；判斷測

25、試結(jié)果；單元結(jié)構(gòu)及工作方式單元結(jié)構(gòu)及工作方式I/O并入并入串出串出并出并出串入串入并入并出并入并出串入串出串入串出并入串出并入串出串入并出串入并出電子科大電子科大邊緣掃描測試（邊緣掃描測試（BST）基本結(jié)構(gòu)）基本結(jié)構(gòu)輔助寄存器輔助寄存器識別寄存器識別寄存器-用于寄存表征掃描寄存用于寄存表征掃描寄存器及內(nèi)部邏輯的識別碼（設(shè)計時給器及內(nèi)部邏輯的識別碼（設(shè)計時給出）；出）；旁路寄存器旁路寄存器-將不參與掃描的移位寄將不參與掃描的移位寄存器旁路，以節(jié)省掃描時間；存器旁路，以節(jié)省掃描時間；指令寄存器指令寄存器向各數(shù)據(jù)寄存器發(fā)出各種操作碼，確向各數(shù)據(jù)寄存器發(fā)出各種操作碼，確定工作方式；定工作方式；控制器控

26、制器受受TMS和和TCK控制；控制；產(chǎn)生復(fù)位，測試，啟動等信號；產(chǎn)生復(fù)位，測試，啟動等信號；更新數(shù)據(jù)寄存器內(nèi)容；更新數(shù)據(jù)寄存器內(nèi)容；移位數(shù)據(jù)寄存器中的數(shù)據(jù)；移位數(shù)據(jù)寄存器中的數(shù)據(jù)；將測試響應(yīng)裝入數(shù)據(jù)寄存器；將測試響應(yīng)裝入數(shù)據(jù)寄存器；多路轉(zhuǎn)換器多路轉(zhuǎn)換器改變各種數(shù)據(jù)的傳輸方向；改變各種數(shù)據(jù)的傳輸方向；識別識別旁路結(jié)構(gòu)旁路結(jié)構(gòu) IC內(nèi)部內(nèi)部邏輯邏輯識別寄存器識別寄存器 IC內(nèi)部邏輯內(nèi)部邏輯此部分此部分邏輯不測邏輯不測旁路旁路電子科大電子科大邊緣掃描測試（邊緣掃描測試（BST）工作方式）工作方式u工作方式工作方式內(nèi)部測試方式內(nèi)部測試方式測試電路板上各集成電路的故測試電路板上各集成電路的故障；障；外部

27、測試方式外部測試方式測試電路板上各集成電路間連測試電路板上各集成電路間連線的故障線的故障-短路，開路；短路，開路；實時測試方式實時測試方式電路板正常工作時，監(jiān)視電路電路板正常工作時，監(jiān)視電路板上的數(shù)據(jù)流（可能會使電路板上的數(shù)據(jù)流（可能會使電路板工作速度降低）；板工作速度降低）；電路板正常工作方式電路板正常工作方式邊緣掃描電路不影響電路板的邊緣掃描電路不影響電路板的正常工作；正常工作；內(nèi)部測試方式內(nèi)部測試方式外部測試方式外部測試方式TDITCKTMSTDOIC1IC2IC31000110電子科大電子科大邊緣掃描測試（邊緣掃描測試（BST）的級聯(lián)）的級聯(lián)單片單片VLSI測試測試-基礎(chǔ)！基礎(chǔ)！系統(tǒng)級

28、測試系統(tǒng)級測試ICTDITMSTCKTDOICICICICICIC板級測試板級測試電路板電路板電路板電路板電路板電路板TDITDOTDITDO電子科大電子科大邊緣掃描測試的特點邊緣掃描測試的特點u互通性強互通性強國際標準國際標準u降低了測試系統(tǒng)的要求，降低了測試成本；降低了測試系統(tǒng)的要求，降低了測試成本；u測試能力強測試能力強只增加只增加4根總線；根總線；故障診出率達故障診出率達100%;u可測試范圍廣（三級診斷結(jié)構(gòu)）可測試范圍廣（三級診斷結(jié)構(gòu)）單片單片IC；MCM；電路板；電路板；儀器或系統(tǒng)儀器或系統(tǒng)u縮短產(chǎn)品設(shè)計周期縮短產(chǎn)品設(shè)計周期減少了產(chǎn)品的測試時間；減少了產(chǎn)品的測試時間；節(jié)省了現(xiàn)場測試

29、；節(jié)省了現(xiàn)場測試；減少了人力，物力減少了人力，物力IC的邊緣掃描的邊緣掃描測試是基測試是基礎(chǔ)！礎(chǔ)！電子科大電子科大邊緣掃描測試的發(fā)展邊緣掃描測試的發(fā)展uIEEE Std 1149.1uIEEE Std 1149.4uIEEE Std 1149.5uIEEE Std 1149.6uIEEE Std 1149.7 1. IEEE Std 1149.1-1990是邊界掃描的第一個協(xié)議，是邊界掃描的第一個協(xié)議，它拉開了邊界掃描技術(shù)推廣與使用的序幕。它拉開了邊界掃描技術(shù)推廣與使用的序幕。uIEEE Std 1149.4是對是對1149.1的一個補充，使得模的一個補充，使得模擬耦合方式的測試成為可能。擬耦

30、合方式的測試成為可能。u1149.6則在以上兩個協(xié)議的基礎(chǔ)上，擴充了指令則在以上兩個協(xié)議的基礎(chǔ)上，擴充了指令集，增加了交流耦合通路和差分通路的測試能力。集，增加了交流耦合通路和差分通路的測試能力。u邊界掃描協(xié)議邊界掃描協(xié)議IEEE Std 1149.5中定義的中定義的MTM總總線結(jié)構(gòu)，為掃描測試向網(wǎng)絡(luò)化方面的發(fā)展奠定了線結(jié)構(gòu)，為掃描測試向網(wǎng)絡(luò)化方面的發(fā)展奠定了基礎(chǔ)。主模塊和從模塊之間的默契，為遠程測試基礎(chǔ)。主模塊和從模塊之間的默契，為遠程測試做下了鋪墊。做下了鋪墊。u1149.6的提出，完善了混合系統(tǒng)測試的方法，使的提出，完善了混合系統(tǒng)測試的方法，使得電路中幾乎所有的模塊可以相互連接，統(tǒng)一在得

31、電路中幾乎所有的模塊可以相互連接，統(tǒng)一在主測試模塊的管轄之下。主測試模塊的管轄之下。Agilent公司的芯片已經(jīng)公司的芯片已經(jīng)可以實現(xiàn)可以實現(xiàn)1149.6所要求的功能，完全支持所要求的功能，完全支持1149.6的的交流測試模式。交流測試模式。2.1149.7并行掃描并行掃描電子科大電子科大邊緣掃描測試的發(fā)展邊緣掃描測試的發(fā)展簡單互連擴充的互連方式單端傳送模 擬 驅(qū)動器模 擬 驅(qū)動器模 擬 驅(qū)動器數(shù) 字 驅(qū)動器差分驅(qū)動器（模擬的或數(shù)字的）模 擬 驅(qū)動器模 擬 驅(qū)動器模 擬 驅(qū)動器數(shù) 字 驅(qū)動器差分驅(qū)動器（模擬的或數(shù)字的）差分互連單端接收在1149.4中支持的互連IC1IC2內(nèi)測試設(shè)計（內(nèi)測試設(shè)計

32、（BIST）u基本概念基本概念-在系統(tǒng)設(shè)計時在系統(tǒng)設(shè)計時就將測試電路設(shè)計到系就將測試電路設(shè)計到系統(tǒng)中，統(tǒng)中，并提供特定的測并提供特定的測試狀態(tài)。試狀態(tài)。u內(nèi)測試內(nèi)測試也稱也稱“內(nèi)建自測內(nèi)建自測試試”BIST- Built-In Self-TestBIST的優(yōu)點的優(yōu)點u 降低測試和維護成本降低測試和維護成本u 降低測試向量的存儲和維護成本降低測試向量的存儲和維護成本u 只需要較簡單便宜的只需要較簡單便宜的ATEu 可以并行測試多個單元可以并行測試多個單元u 更短的測試時間更短的測試時間u 可以真速測試可以真速測試電子科大電子科大內(nèi)測試設(shè)計（內(nèi)測試設(shè)計（BIST）內(nèi)測試結(jié)構(gòu)內(nèi)測試結(jié)構(gòu)電子科大電子科

33、大TPG- 用來產(chǎn)生待測電路所需要的測試用來產(chǎn)生待測電路所需要的測試向量，可以使用線性反饋移位寄向量，可以使用線性反饋移位寄存器（存器（LFSR）、計數(shù)器）、計數(shù)器（Counter）或只讀存儲器）或只讀存儲器（ROM）等方式來產(chǎn)生測試向）等方式來產(chǎn)生測試向量。量。TAE-對待測電路的輸出進行壓縮對待測電路的輸出進行壓縮對比，來確定電路是否有錯誤；對比，來確定電路是否有錯誤；內(nèi)測試設(shè)計（內(nèi)測試設(shè)計（BIST）內(nèi)測試結(jié)構(gòu)內(nèi)測試結(jié)構(gòu)功能塊功能塊A功能塊功能塊B功能塊功能塊CTPGTAE系統(tǒng)輸入系統(tǒng)輸入測試測試輸入輸入測試測試輸出輸出系統(tǒng)輸出系統(tǒng)輸出VLSI或系統(tǒng)或系統(tǒng)電子科大電子科大內(nèi)測試發(fā)生器內(nèi)測

34、試發(fā)生器BIST向量生成方法：向量生成方法： u ATPG程序生成并存放在片上程序生成并存放在片上ROM中：中： ROM占用大量芯片面積占用大量芯片面積u用用LFSR產(chǎn)生偽隨機測試向量（產(chǎn)生偽隨機測試向量（ Linear Feedback Shift Register, LFSR）：）： 使用很少的硬件實現(xiàn)，首選的使用很少的硬件實現(xiàn)，首選的BIST向量生成方法向量生成方法u用二進制計數(shù)器產(chǎn)生窮舉測試向量：用二進制計數(shù)器產(chǎn)生窮舉測試向量： 如果輸入引腳太多，會消耗大量測如果輸入引腳太多，會消耗大量測試時間試時間uLFSR和和ROM結(jié)合：結(jié)合： 對對LFSR沒有覆蓋的故障，由沒有覆蓋的故障，由AT

35、PG產(chǎn)生測試向量并產(chǎn)生測試向量并存儲在存儲在ROM中中u元胞自動機：元胞自動機： Cellular Automation, CA內(nèi)測試發(fā)生器內(nèi)測試發(fā)生器窮舉測試向量生成窮舉測試向量生成： 內(nèi)測試發(fā)生器內(nèi)測試發(fā)生器偽窮舉測試向量生成偽窮舉測試向量生成： 內(nèi)測試發(fā)生器內(nèi)測試發(fā)生器u偽隨機測試向量生成偽隨機測試向量生成 Pseudo-Random Pattern Generation 需要比確定性需要比確定性ATPG更多的測試向量更多的測試向量 但是比窮舉測試所需要的向量要少但是比窮舉測試所需要的向量要少u 線性反饋移位寄存器線性反饋移位寄存器 LFSR, Linear Feedback Shift

36、 Register 可能產(chǎn)生除全可能產(chǎn)生除全0之外的之外的 種測試向量種測試向量 特征多項式特征多項式(Characteristic Polynomial)21n內(nèi)測試發(fā)生器內(nèi)測試發(fā)生器 標準標準LFSR舉例舉例內(nèi)測試發(fā)生器內(nèi)測試發(fā)生器u偽隨機碼發(fā)生器是用偽隨機碼發(fā)生器是用“多位線性反饋多位線性反饋移位寄存器移位寄存器”實現(xiàn)的；實現(xiàn)的；可以證明可以證明：如果：如果n位線性反饋移位寄存器位線性反饋移位寄存器的特征多項式等于的特征多項式等于n位原本多項式，位原本多項式，則有最長的隨機序列。則有最長的隨機序列。4位原本多項式為：位原本多項式為：h(x)=x4+x+18位原本多項式為：位原本多項式為：

37、h(x)=x8+x4+x3+x2+116位原本多項式為：位原本多項式為：h(x)=x16+x5+x3+x2+1各多項式的反多項式各多項式的反多項式h*（x）也是原本多）也是原本多項式；項式；偽隨機碼發(fā)生器結(jié)構(gòu)（偽隨機碼發(fā)生器結(jié)構(gòu)（4位）位）寄存器寄存器1寄存器寄存器2寄存器寄存器3寄存器寄存器4+時鐘時鐘輸輸出出初始狀態(tài)不能為：初始狀態(tài)不能為：0000初始狀態(tài)如為：初始狀態(tài)如為：1111則，輸出的偽隨機系列為：則，輸出的偽隨機系列為： 1111，0101，1001，1000，。，。共共24-1=15種代碼種代碼-作為測試矢量。作為測試矢量。異或門異或門電子科大電子科大特征分析器特征分析器u響應(yīng)壓縮響應(yīng)壓縮 被測電路的測試響應(yīng)數(shù)據(jù)量很大被測電路的測試響應(yīng)數(shù)據(jù)量很大 需要降低響應(yīng)數(shù)據(jù)量，以便于片上存儲和檢查需要降低響應(yīng)數(shù)據(jù)量，以便于片上存儲和檢查 特征特征(Signature)，從測試響應(yīng)中計算得到的統(tǒng)計屬性，從測試響應(yīng)中計算得到的統(tǒng)計屬性 壓縮會造成響應(yīng)數(shù)據(jù)中的部分信息丟失，測試結(jié)果可能壓縮會造成響應(yīng)數(shù)據(jù)中