EDA課程設(shè)計數(shù)字密碼鎖(共13頁)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上專心-專注-專業(yè)目錄目錄目錄目錄.2摘要摘要.3關(guān)鍵詞關(guān)鍵詞.31 1 引言引言.41.1 課程設(shè)計背景.41.2 課程設(shè)計目的.41.3 課程設(shè)計內(nèi)容.42 2 數(shù)字密碼鎖設(shè)計數(shù)字密碼鎖設(shè)計.42.1 系統(tǒng)設(shè)計.42.2 模塊功能.52.2.1 控制模塊.52.2.2 比較模塊.72.2.3 寄存模塊.73 3 仿真分析仿真分析.83.1 控制模塊的仿真.83.2 比較模塊的仿真.93.3 寄存模塊的仿真.103.4 系統(tǒng)的仿真波形.103.5 系統(tǒng)的引腳鎖定.124 4 設(shè)計總結(jié)設(shè)計總結(jié).12參考文獻.13精選優(yōu)質(zhì)文檔-傾情為你奉上專心-專注-專業(yè)摘要摘要：隨著數(shù)

2、字集成技術(shù)和電子設(shè)計自動化(EDA)技術(shù)的迅速發(fā)展，數(shù)字密碼鎖應(yīng)運而生。本文采用先進的 EDA 技術(shù)，利用 QUARTUS 工作平臺和 VHDL 語言，設(shè)計了一種新型的數(shù)字密碼鎖,它不但可以完成鎖具的基本功能，還能附加一些其他的智能，例如：報警、識別功能，數(shù)字密碼鎖具功能齊全，安全系數(shù)高，有機械鎖無可比擬的優(yōu)越性，它的造價成本低，易于操作，越來越受到眾多客戶的青睞，可以優(yōu)先占領(lǐng)市場有利份額。關(guān)鍵詞關(guān)鍵詞：EDA 技術(shù)；QUARTUS 工作平臺；VHDL 語言；數(shù)字密碼鎖精選優(yōu)質(zhì)文檔-傾情為你奉上專心-專注-專業(yè)1 1 引言引言1.11.1 課程設(shè)計背景課程設(shè)計背景數(shù)字密碼鎖隨著電子工業(yè)的發(fā)展，

3、數(shù)字電子技術(shù)已經(jīng)深入到了人們生活的各個層面， 而且各種各樣的電子產(chǎn)品也正在日新月異地向著高精尖技術(shù)發(fā)展。由于電子產(chǎn)品 的功能不斷增加，使用也越來越方便，有些產(chǎn)品已經(jīng)成為了人們?nèi)粘Ｉ钪胁豢?缺少的必備物品。發(fā)展歷史悠久的機械式門鎖，因其功能單一，安全性能較差等 缺點，必將被新一代的電子門鎖所代替。新穎的多功能電子門鎖，集電子門鎖、 防盜報警器，門鈴等功能于一身，而且還具有定時器呼喚，斷電自動報知，顯示 屋內(nèi)有無人和自動留言等諸多附加功能。在未來的生活中，數(shù)字密碼鎖必將在學(xué) 領(lǐng)域再創(chuàng)新的成績，將給我們的生活帶來更大的便利，前景不可估量。1.21.2 課程設(shè)計目的課程設(shè)計目的1. 掌握 VHDL

4、語言編程方法，通過實踐加深對理論知識的理解。2. 學(xué)會 Quartus軟件的使用方法。3.掌握數(shù)字密碼鎖的設(shè)計方法。4.掌握波形仿真，學(xué)會分析實驗現(xiàn)象，提高分析問題的能力。1.31.3 課程設(shè)計內(nèi)容課程設(shè)計內(nèi)容設(shè)計一個數(shù)字密碼鎖，用戶可輸入 4 位的二進制數(shù)，可有用戶任意輸入正確時開鎖，密碼輸入錯誤時報警.碼可手動預(yù)置，并可進行修改密碼，取消報警。給出系統(tǒng)總體組成框圖，設(shè)計思路，完成以上模塊的 VHDL 實現(xiàn)及功能仿真，頂層文件及整體仿真。精選優(yōu)質(zhì)文檔-傾情為你奉上專心-專注-專業(yè)2 2 數(shù)字密碼鎖設(shè)計數(shù)字密碼鎖設(shè)計2.12.1 系統(tǒng)設(shè)計系統(tǒng)設(shè)計根據(jù)系統(tǒng)的設(shè)計要求，系統(tǒng)設(shè)計采用自頂向下的設(shè)計方

5、法。頂層設(shè)計采用原理圖的設(shè)計方式和系統(tǒng)的整體組裝，分別由控制模塊、寄存器模塊、比較器模塊等部分組成。即按照這三個組成模塊定義相應(yīng)的芯片引腳和輸入輸出的參數(shù)。2.22.2 模塊功能模塊功能系統(tǒng)主要由 3 個模塊組成,分別是控制模塊、寄存器模塊、比較器模塊。2.2.12.2.1 控制模塊控制模塊控制模塊采用有限狀態(tài)機設(shè)計，將系統(tǒng)分為 7 個狀態(tài)，即開鎖狀態(tài)（outlock）、安鎖狀態(tài)(inlock)、輸入密碼狀態(tài)(input)、密碼初驗正確狀態(tài)(right)、密碼初驗錯誤狀態(tài)(wrong)、報警狀態(tài)(alarm)、修改密碼狀態(tài)(change)。狀態(tài)轉(zhuǎn)移圖如圖 2-2-1。 changeoutloc

6、krightxinputwrongalarminlockenter=1xiu=0enter=1yes=1yes=0start=1enter=1enter=1系統(tǒng)上電時，處于開鎖狀態(tài)，當(dāng)輸入修改密碼 xiu 信號時，系統(tǒng)進入修改密碼狀態(tài);若輸入安鎖 lock 信號，系統(tǒng)進入安鎖狀態(tài)，鎖閉合：在安鎖狀態(tài)，輸入輸入密碼 start 信圖 2-2-1 狀態(tài)轉(zhuǎn)移圖lock=0enter=0enter=0enter=0start=0enter=0精選優(yōu)質(zhì)文檔-傾情為你奉上專心-專注-專業(yè)號，系統(tǒng)進入輸入密碼狀態(tài)；在輸入密碼狀態(tài)，如輸入密碼內(nèi)容和長度均正確，進入密碼初驗正確狀態(tài)，如果密碼錯誤，進入密碼初驗錯

7、誤狀態(tài)；在密碼初驗正確狀態(tài)，輸入確認信號 enter 時，進入開鎖狀態(tài)，在開鎖狀態(tài) kai 信號等于1；在密碼初驗錯誤狀態(tài)，輸入確認信號 enter 時，進入報警狀態(tài)；在報警狀態(tài)。warn 信號等于1。 VHDL 代碼如下： library ieee;use ieee.std_logic_1164.all;entity mima is port(clk,lock,start,xiu,enter,yes:in std_logic; warn,kai,wr,en:out std_logic);end; architecture bhv of mima istype state is(inlock,

8、input,rightx,wrong,unlock,change,alarm);signal ps,ns:state;begin process(clk) begin if clkevent and clk=1then pskai=0;en=0;warn=0; wr=0; if(start=1)then ns=input; else nsen=1;kai=0;warn=0; wr=0; if(yes=1)then ns=rightx; else nsen=0;kai=0;warn=0; wr=0; if enter=1 then ns=unlock; else nsen=0;kai=0;war

9、n=0; wr=0; if enter=1then ns=alarm; else nskai=1;warn=0;en=0; wr=0; if lock=1then ns=inlock; elsif xiu=1then ns=change; else nswarn=1;kai=0;en=0; wr=0; if enter=1then ns=inlock; else nsen=1;warn=0;kai=1; wr=1; if enter=1then ns=unlock; else ns=change; end if; end case; end process;end;2.2.22.2.2 比較模

10、塊比較模塊在數(shù)字密碼器中，比較器模塊的功能是對按鍵輸入和寄存器模塊的輸出進行比較，然后將比較的結(jié)果送入到控制器模塊。比較器的具體工作原理是：當(dāng)比較結(jié)果相等時，c 輸出為 1；當(dāng)比較結(jié)果不相等時，c 的輸出為 0。VHDL 代碼如下：library ieee;use ieee.std_logic_1164.all;entity bi isport(a,b:in std_logic_vector(3 downto 0); c:out std_logic);end;architecture bhv of bi is精選優(yōu)質(zhì)文檔-傾情為你奉上專心-專注-專業(yè)beginc=1when a=b else

11、0;end;2.2.32.2.3 寄存模塊寄存模塊寄存器模塊用于存放預(yù)設(shè)和修改后的密碼，并在開鎖時將所存密碼輸出到比較器與按鍵輸入的密碼進行比較，判斷由按鍵輸入密碼是否正確的結(jié)果。VHDL 代碼如下：library ieee;use ieee.std_logic_1164.all;entity ji isport(clk,wr,en:in std_logic; data_in:in std_logic_vector(3 downto 0); data_out:out std_logic_vector(3 downto 0);end;architecture bhv of ji issignal

12、 m:std_logic_vector(3 downto 0);beginprocess(clk)begin if clkevent and clk=1 then if (en=1and wr=1) then data_out=data_in;m=data_in; else data_outclk,lock=lock,start=start, xiu=xiu,enter=enter,yes=g,kai=kai, warn=warn,wr=d,en=e);u2:ji port map(clk=clk,wr=d,en=e,data_in=key,data_out=f);u3:bi port map

13、(a=key,b=f,c=g);end;3.53.5 系統(tǒng)的引腳鎖定系統(tǒng)的引腳鎖定如圖 3-5 所示：精選優(yōu)質(zhì)文檔-傾情為你奉上專心-專注-專業(yè)4 4 設(shè)計總結(jié)設(shè)計總結(jié)通過這次的課程設(shè)計，使我對 EDA 這門課程、對 Quartus開發(fā)軟件和 FPGA 實驗開發(fā)系統(tǒng)有了一個更加深刻的認識。我深深地被 EDA 的強大所震撼，Quartus開發(fā)軟件雖然使用起來有些麻煩，但它的功能真的很強大，而且設(shè)計很自由，設(shè)計方式很多，能極大地滿足當(dāng)今社會高速發(fā)展的需要。通過這次課程設(shè)計，我還懂得了理論與實際相結(jié)合的重要性。我們只有把所學(xué)的理論知識與實踐相結(jié)合起來，從實踐中檢驗理論，才能真正為社會服務(wù)，并且我們也可以在實踐中提高自己的實際動手能力和獨立思考的能力，使自己更加適合當(dāng)今社會的需要。這次關(guān)于密碼鎖的課程設(shè)計，總的來說，還是比較成功的。在設(shè)計的過程中遇到的問題，反映出來我的許多不足之處，我以后要努力克服缺點。說真的，這次的課程設(shè)計真的很不容易，在過程中遇到了不少的問題。如：編寫源程序時，經(jīng)常不能通過。就如在寫頂層文件的程序時，遇到了不少的問題，各元件之間的連接、頂層文件程序與底層文件程序之間的連接以及信號的定義，總是有錯誤。但在老師同學(xué)的幫助下，再加上自己不懈的努力，最終還是算比較順利地做了出來。經(jīng)過這次的課程設(shè)計，使我以后的學(xué)習(xí)和生活受益匪淺，讓我在以后的學(xué)習(xí)中更圖 3-5