計算機(jī)組成原理01386

1、題型：一、填空題（每空2分，共20分）1. 為了能實現(xiàn)按地址訪問的方式，主存中必須配置兩個寄存器MAR和MDR。其中MAR是存儲器地址寄存器寄存器用來存放欲訪問的存儲單元的地址，MDR是 存儲器數(shù)據(jù)寄存器 。2. 計算機(jī)的更新?lián)Q代，主要集中體現(xiàn)在組成計算機(jī)的基本電路的電子元件上。3. 總線按連接部件的不同，可以分為片內(nèi)總線、系統(tǒng)總線和通信總線。其中，系統(tǒng)總線是指CPU、主存、I/O設(shè)備各大部件之間的信息傳輸線。4. 系統(tǒng)總線按傳輸信息的不同，可以分為：數(shù)據(jù)總線、控制總線、地址總線三類。5. 總線通信控制有四種方式，分別為：同步通信、異步通信、半同步通信、分離式通信。6. 完成一次總線操作的時間

2、稱為總線周期，可分為申請分配階段、尋址階段、傳數(shù)階段、結(jié)束階段四個階段。7. 異步通信的應(yīng)答方式可分為不互鎖、半互鎖和全互鎖三種類型8. 在存儲系統(tǒng)層次結(jié)構(gòu)中，緩存主存層次主要解決的問題是 CPU和主存速度不匹配的問題。主存輔存層次主要解決的問題是存儲系統(tǒng)的容量問題。9. 動態(tài)RAM中，刷新是按行進(jìn)行的。刷新方式有三種方式，即：集中刷新、分散刷新和異步刷新。10. 存儲容量的擴(kuò)展方法中，字?jǐn)U展是指增加存儲器字的數(shù)量， 位擴(kuò)展 是指增加存儲字長。11. 由主存地址映射到Cache地址稱為地址映射。地址映射的方法主要有直接映射、全相聯(lián)映射、組相聯(lián)映射。12. 一般中斷服務(wù)程序的流程分四大部分：保護(hù)

3、現(xiàn)場、中斷服務(wù)、恢復(fù)現(xiàn)場和中斷返回。13. 把符號“數(shù)字化”的數(shù)稱為機(jī)器數(shù)。機(jī)器數(shù)主要有原碼、反碼、補(bǔ)碼和移碼。14. 已知x補(bǔ)=1.1001，則x原=1.0111。已知x補(bǔ)=0,1111，則x原= 0.1111 。15. 指令尋址分為順序?qū)ぶ泛吞S尋址兩種。16. 指令是由操作碼和地址碼兩部分組成的。1. 電子計算機(jī)的算術(shù)邏輯單元、控制單元及主存儲器合稱為 C 。ACPU BALU C主機(jī) DACC2. 用以指定待執(zhí)行指令所在地址的是 C 。A指令寄存器 B數(shù)據(jù)計數(shù)器 C程序計數(shù)器 D累加器3. 存放欲執(zhí)行指令的寄存器是 D 。AMAR BPC CMDR DIR4. “容量為640K存儲器”

4、是指 D 。A640×103字節(jié)的存儲器 B640×103位的存儲器C640×210位的存儲器 D640×210字節(jié)的存儲器5. 微型計算機(jī)的發(fā)展通常以 D 為技術(shù)標(biāo)志。A操作系統(tǒng)B磁盤 C軟件D微處理器6. 郵局對信件進(jìn)行自動分揀，使用的計算機(jī)技術(shù)是 C 。A機(jī)器翻譯 B自然語言理解C模式識別 D網(wǎng)絡(luò)通信7. “總線忙”信號的建立者是 a 。A獲得總線控制權(quán)的設(shè)備B發(fā)出“總線請求”信號的設(shè)備C總線控制器DCPU8. 總線的異步通信方式 A 。A不采用時鐘信號，只采用握手信號B采用時鐘信號，不采用握手信號C既不采用時鐘信號，又不采用握手信號D既采用時鐘信

5、號，又采用握手信號9. 在計數(shù)器定時查詢方式下，若每次計數(shù)從上一次計數(shù)的終止點開始，則 B 。A設(shè)備號小的優(yōu)先級高B每個設(shè)備使用總線的機(jī)會相等C設(shè)備號大的優(yōu)先級高D不能確定優(yōu)先級的高低10. 在獨立請求方式下，若有N個設(shè)備，則 B 。A有一個總線請求信號和一個總線響應(yīng)信號B有N個總線請求信號和N個總線響應(yīng)信號C有一個總線請求信號和N個總線響應(yīng)信號D只有一條總線請求信號11. 總線的半同步通信方式 A 。A不采用時鐘信號，只采用握手信號B采用時鐘信號，不采用握手信號C既采用時鐘信號，又采用握手信號D既不采用時鐘信號，又不采用握手信號12. 在各種異步通信方式中，速度最快的是 C 。A全互鎖 B半

6、互鎖C不互鎖 D不能確定13. 所謂三種線結(jié)構(gòu)的計算機(jī)是指 B 。A地址線、數(shù)據(jù)線和控制線三組傳輸線BI/O總線、主存總線和DMA總線三組傳輸線CI/O總線、主存總線和系統(tǒng)總線三組傳輸線DI/O總線、數(shù)據(jù)線和控制線三組傳輸線14. 在存儲器芯片中，地址譯碼采用雙譯碼方式（重合法）是為了 D 。A擴(kuò)大尋址范圍B減少存儲單元數(shù)目C增加存儲單元數(shù)目D減少存儲單元選通線數(shù)目15. 在鏈?zhǔn)讲樵兎绞较?，若有N個設(shè)備，則 C 。A有N條總線請求線B有N/2條總線請求線C只有一條總線請求線D無法確定有幾條總線請求線16. 以下器件中存取速度最快的是 C 。ACacheB主存C寄存器 D磁盤17. 在存儲器分層

7、體系結(jié)構(gòu)中，存儲器從速度最快到最慢的排列順序是 D 。A寄存器主存Cache輔存B寄存器主存輔存CacheC寄存器Cache輔存主存D寄存器Cache主存輔存18. 靜態(tài)半導(dǎo)體存儲器SRAM指 C 。A在工作過程中，存儲內(nèi)容保持不變B在斷電后信息仍能維持不變C不需要動態(tài)刷新D芯片內(nèi)部有自動刷新邏輯19. 某SRAM芯片，其存儲容量為16K×32位，其地址線和數(shù)據(jù)線的總數(shù)和是 D 。A32 B48C18 D4620. 某SRAM芯片，其存儲容量為512×8位，包括電源端和接地線，該芯片引出線的數(shù)目應(yīng)該為 D 。A23B25C50D1921. CPU響應(yīng)中斷的時間是 A 。A一

8、條指令執(zhí)行結(jié)束B外設(shè)提出中斷C取指周期結(jié)束D指令執(zhí)行過程中22. 某機(jī)器字長8位，采用補(bǔ)碼形式（其中1位為符號位），則機(jī)器數(shù)所能表示的范圍是 B 。A-127+127 B-128+127C-127+128D-128+12823. 十進(jìn)制數(shù)20，轉(zhuǎn)換成機(jī)器字長為8的二進(jìn)制補(bǔ)碼時，下列表示形式正確的是 B 。A10100B0,0010100，C0,1010000D0,110110024. 兩個十六進(jìn)制數(shù)95和33相加，得 C 。A（128）16B（D8）16C（C8）16D以上都不對25. 在浮點機(jī)中，判斷補(bǔ)碼規(guī)格化形式的原則是 C 。A尾數(shù)的第一數(shù)位為1，數(shù)符任意B尾數(shù)的符號位與第一數(shù)位相同C尾

9、數(shù)的符號位與第一數(shù)位不同D階符與數(shù)符不同26. 下列數(shù)中最小的數(shù)為 D 。A（52）O B（101001）BC（2A）H D（40）D27. 設(shè)機(jī)器數(shù)字長8位（含1位符號位），若機(jī)器數(shù)BAH為原碼，則算術(shù)左移一位得 B 。AB4H BF4HCBAH DB5H28. 在原碼加減交替除法中，余數(shù)大于0，上商“1”，下一步做的運(yùn)算是 D 。A加上除數(shù)B加上除數(shù)的絕對值C減去除數(shù)D減去除數(shù)的絕對值29. 在浮點機(jī)中，下列說法下確的是 D 。A尾數(shù)的第一數(shù)位為1時，即為規(guī)格化形式B尾數(shù)的第一數(shù)位與數(shù)符不同時，即為規(guī)格化形式C尾數(shù)的第一數(shù)位為0時，即為規(guī)格化形式D不同的機(jī)器數(shù)有不同的規(guī)格化形式30. 指令

10、周期是 C 。ACPU執(zhí)行一條指令的時間BCPU從主存取出一條指令的時間CCPU從主存取出一條指令加上執(zhí)行這條指令的時間D不能確定1. 計算機(jī)由運(yùn)算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備五大部件組成，簡述它們的作用。運(yùn)算器用來完成算術(shù)運(yùn)算和邏輯運(yùn)算，并將運(yùn)算的中間結(jié)果暫存在運(yùn)算器內(nèi)。存儲器用來存放數(shù)據(jù)和程序?？刂破饔脕砜刂?、指揮程序和數(shù)據(jù)的輸入、運(yùn)行以及處理運(yùn)算結(jié)果。輸入設(shè)備用來將人們熟悉的信息形式轉(zhuǎn)換為機(jī)器能識別的信息形式。輸出設(shè)備可將機(jī)器運(yùn)算結(jié)果轉(zhuǎn)換為人們熟悉的信息形式。2. 馮·諾依曼計算機(jī)的特點是什么？1）計算機(jī)由運(yùn)算器，存儲器，控制器，輸入設(shè)備和輸出設(shè)備五大部件組成、2）指

11、令和數(shù)據(jù)以同等地位存放與存儲器內(nèi)，并可按地址尋訪。3）指令和數(shù)據(jù)均采用二進(jìn)制4)指令由操作嗎和地址碼組成5）指令在存儲器內(nèi)按順序存放6)機(jī)器以運(yùn)算器為中心。3. 常見的集中式總線控制有幾種，各有何特點。1） 鏈?zhǔn)讲樵冞@種方式的特點是：只需很少幾根線就能按一定有限次序?qū)崿F(xiàn)總線控制，并且繪本容易擴(kuò)充設(shè)備，但對電路故障很敏感，且優(yōu)先級別低的設(shè)備可能很難獲得請求2） 計數(shù)器定時查詢這種方式對電路故障不如鏈?zhǔn)讲樵兎绞矫舾校黾恿丝刂凭€（設(shè)備地址）數(shù)，控制也較復(fù)雜。3） 獨立請求方式響應(yīng)速度快，優(yōu)先次序控制靈活（通過程序改變），但控制線數(shù)量多，總線控制更復(fù)雜。4. 總線通信控制主要解決什么問題？它有哪四

12、種方式？ 總線通信控制主要解決通信雙方如何獲知傳輸開始和傳輸結(jié)束，以及通信雙方如何協(xié)調(diào)如何配合。通常用四種方式：同步通信、異步通信、半同步通信和分離式通信。5. 一次中斷處理過程可以歸納為五步，分別是什么？可將一次中斷處理過程簡單地歸納為中斷請求、中斷判優(yōu)、中斷響應(yīng)、中斷服務(wù)和中斷返回五個階段。6. DMA（直接存儲器存取）有何特點？1） DMA方式靠硬件傳送。2） DMA方式可在指令周期內(nèi)的任一存取周期結(jié)束時響應(yīng)。3） DMA沒有處理異常事件的能力4） DMA方式不中斷現(xiàn)行程序，無須保護(hù)現(xiàn)場。5） DMA的優(yōu)先級較高1. 在異步串行傳送系統(tǒng)中，字符格式為：1個起始位、7個數(shù)據(jù)位、1個校驗位、

13、2個終止位。若要求每秒傳送150個字符，求傳送的波特率和比特率。2. 設(shè)總線的時鐘頻率為8MHz，一個總線周期等于一個時鐘周期。如果一個總線周期中并行傳送32位數(shù)據(jù)，試問總線的帶寬是多少？ 3. 設(shè)主存容量為2M×16位，Cache容量為8K×16位，塊長為8個16位的字，訪存地址為字地址。試問主存地址為幾位，Cache有多少塊，并畫出直接映射方式下，主存的地址格式。4. 設(shè) A = 0.1011，B = 0.0101，求 A + B補(bǔ)，并說明有無溢出。5. 設(shè)主存容量為512K×16位，Cache容量為4K×16位，塊長為4個16位的字，訪存地址為字地址。試問主存和Cache的地址各為幾位，并畫出直接映射方式下，主存的地址格式。6. 設(shè) x = 0.1110，y = 0.1101，用原碼一位乘計算求x y原。假設(shè)用lK×8位/片的存儲芯片構(gòu)成4K×8位的存儲器，CPU引出的地址線為A