數(shù)字電子線路題庫

1、一、填空題1、與非門的邏輯功能為。2、數(shù)字信號的特點(diǎn)是在上和上都是斷續(xù)變化的，具高電平和低電平常用和來表示。3、三態(tài)門的“三態(tài)”指,和o4、邏輯代數(shù)的三個(gè)重要規(guī)則是、。5、為了實(shí)現(xiàn)高的頻率穩(wěn)定度，常采用振蕩器；單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時(shí)進(jìn)入態(tài)6、同步RS觸發(fā)器中R、S為電平有效，基本R、S觸發(fā)器中R、S為電平有效7、7、在進(jìn)行A/D轉(zhuǎn)換時(shí)，常按下面四個(gè)步驟進(jìn)行，、8、計(jì)數(shù)器按增減趨勢分有、和計(jì)數(shù)器。9、TTL與非門輸入級由組成。兩個(gè)OC門輸出端直接接在一起稱為。10、 在TTL與非門，異或門，集電級開路門，三態(tài)門中，為實(shí)現(xiàn)線與邏輯功能應(yīng)選用,要有推拉式輸出級，又要能驅(qū)動(dòng)總線應(yīng)選用門。11、 一個(gè)

2、觸發(fā)器可以存放位二進(jìn)制數(shù)。12、 優(yōu)先編碼器的編碼輸出為碼，如編碼輸出A2A1A0=011,可知對輸入的進(jìn)行編碼。13、 邏輯函數(shù)的四種表示方法是、。14、 移位寄存器的移位方式有,和015、 同步RS觸發(fā)器中，R,S為電平有效，基本RS觸發(fā)器中R,S為電平有效。16、 常見的脈沖產(chǎn)生電路有17、 觸發(fā)器有個(gè)穩(wěn)態(tài)，存儲8位二進(jìn)制信息要個(gè)觸發(fā)器。18、 在一個(gè)CP脈沖作用下，引起觸發(fā)器兩次或多次翻轉(zhuǎn)的現(xiàn)象稱為觸發(fā)器的,觸發(fā)方式為式或式的觸發(fā)器不會(huì)出現(xiàn)這種現(xiàn)象。19、 常見的脈沖產(chǎn)生電路有,常見的脈沖整形電路有、。20、 數(shù)字電路按照是否有記憶功能通常可分為兩類：、。21、 TTL與非門電壓傳輸特

3、性曲線分為區(qū)、區(qū)、區(qū)、區(qū)。22、 寄存器按照功能不同可分為兩類：寄存器和寄存器。23、 邏輯代數(shù)的三個(gè)重要規(guī)是、o24、 邏輯函數(shù)F=ABABABAB=25、 常用的BCD碼有、等。常用的可靠性代碼有、等。26、 邏輯函數(shù)的四種表示方法是、。27、 TTL與非的Voff稱為,Von稱為28、 觸發(fā)器有兩個(gè)互補(bǔ)的輸出端Q、Q,定義觸發(fā)器的1狀態(tài)為,0狀態(tài)為,可見觸發(fā)器的狀態(tài)指的是端的狀態(tài)。29、 一個(gè)觸發(fā)器可以記憶位二進(jìn)制代碼，四個(gè)觸發(fā)器可以記憶位二進(jìn)制代碼。30、 主從JK觸發(fā)器的特性方程。31、 施密特觸發(fā)器是將變?yōu)榫匦尾ㄝ敵觥?2、 DAC是將的電路。33、 分析數(shù)字電路的主要工具是，數(shù)字

4、電路又稱作。34、 邏輯代數(shù)的三個(gè)重要規(guī)則35、 TTL與非門電壓傳輸特性曲線分為區(qū)、區(qū)、區(qū)和區(qū)。36、 常見的脈沖產(chǎn)生電路有,常見的脈沖整形電路有、。37、 時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為_時(shí)序電路和時(shí)序電路。38、 為了實(shí)現(xiàn)高的頻率穩(wěn)定度，常采用振蕩器；單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時(shí)進(jìn)入態(tài)。39、 對于共陽接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用電平驅(qū)動(dòng)的七段顯示譯碼器。40、 在進(jìn)行A/D轉(zhuǎn)換時(shí)，常按下面四個(gè)步驟進(jìn)行，、41、 三態(tài)門具有、三種狀態(tài)。42、 施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器是一種脈沖電路，多諧振蕩器是一種脈沖電路。43、 TTL或非門多于輸入端的處理是。44、 邏輯函數(shù)的

5、四種表示方法是、一。45、 數(shù)字信號的特點(diǎn)是在上和上都是斷續(xù)變化的，其高電平和低電平常用和來表示。46、 觸發(fā)器有個(gè)穩(wěn)態(tài)，存儲8位二進(jìn)制信息要個(gè)觸發(fā)器。47、 半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共接法和共接法。48、 數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾?、049、 邏輯代數(shù)中3種基本運(yùn)算是,。50、 邏輯代數(shù)中三個(gè)基本運(yùn)算規(guī)則,。51、 邏輯函數(shù)的化簡有,兩種方法。52、 A+B+C=_53、 TTL與非門的UiWUoff時(shí)，與非門,輸出,uGUon時(shí),與非門,輸出o54、 組合邏輯電路沒有功能。55、 競爭冒險(xiǎn)的判斷方法,。56、 觸發(fā)器它有穩(wěn)態(tài)。主從RS觸發(fā)器的特性方程,57、

6、主從JK觸發(fā)器的特性方程,D觸發(fā)器的特性方程。58、 數(shù)字電路中，常用的計(jì)數(shù)進(jìn)制,。59、 邏輯代數(shù)函數(shù)常用的4種表示方法,60、 邏輯函數(shù)的最簡與或式的標(biāo)準(zhǔn)61、 ABC=62、 具有推拉輸出結(jié)構(gòu)TTL門電路的輸出端不允許直接63、 對于與非門閑置輸入端可直接與連接。64、 觸發(fā)器具有功能，常用來保存信息。65、 觸發(fā)器的邏輯功能可以用、來描述。66、 施密特觸發(fā)器主要是將變化緩慢的信號變換成脈沖。67、 常用的可靠性代碼有?o68、 化簡邏輯函數(shù)的方法有?。69、 三態(tài)輸出門能輸出>*o7071727374757677787980818283848586878889909192935

7、55定時(shí)器的最基本應(yīng)用有?o計(jì)數(shù)器按進(jìn)制不同分為?:o組合邏輯電路由各種組成；而時(shí)序邏輯電路由和組成，且必不可少，它主要由組成。轉(zhuǎn)換為DAC是將完成數(shù)制轉(zhuǎn)換(101011111) 2=()16 8421BCD)(3B)16=()10()8421BCD三種基本的邏輯運(yùn)算關(guān)系是()、()、()。Z=AB+AC的對偶式為()。晶體三極管有三種工作狀態(tài)：()、()、(),在數(shù)字電路中三極管一般作為開關(guān)元件使用，即工作在()和()存儲8位二進(jìn)制信息，要()個(gè)觸發(fā)器。JK觸發(fā)器特征方程為。邏輯函數(shù)的表達(dá)形式主要有,四種完成下列的數(shù)制轉(zhuǎn)換(1)、(255)10=()2=()16=()8421BCD(2)、(

8、3FF)16=()2=()10=()8421BCD使用或非門做反相器使用其他輸入端應(yīng)接電平、異或門做反相器使用其他輸入端應(yīng)接電平。數(shù)字電路中，三極管通常工作在和狀態(tài)。常用的組合邏輯電路有、等在譯碼器、寄存器、全加器三者中，不是組合邏輯電路的是對16個(gè)輸入信號進(jìn)行編碼，至少需要一位二進(jìn)制數(shù)碼。時(shí)序邏輯電路由和兩大部分組成，常用的表示方法啟'、O3位二進(jìn)制計(jì)數(shù)器，最多能構(gòu)成模值為的計(jì)數(shù)器。十進(jìn)制計(jì)數(shù)器最高位輸出的頻率是輸入CP脈沖頻率的倍。A/D轉(zhuǎn)化過程有、四個(gè)步驟若系統(tǒng)要求DAC的分辨率優(yōu)于0.025%,則至少需要位的D/A轉(zhuǎn)換器。半導(dǎo)體存儲器分為和兩類一個(gè)16384個(gè)存儲單元的ROM,

9、每個(gè)字8位，它有個(gè)字,有條數(shù)據(jù)縣和條地址線。94、 數(shù)字信號只有和兩種取值。95、 十進(jìn)制123的二進(jìn)制數(shù)是;八進(jìn)制數(shù)是;十六進(jìn)制數(shù)是。96、 設(shè)同或門的輸入信號為A和B,輸出函數(shù)為F。若令B=0,則F=若令B=1,則F=97、 三態(tài)門的輸出有、三種狀態(tài)。98、 設(shè)JK觸發(fā)器的起始狀態(tài)Q=1若令J=1,K=0,則Qn1。若令J=1,K=1,貝UQn1。99、 BCD七段翻譯碼器輸入的是位碼，輸出有個(gè)。100、 一個(gè)N進(jìn)制計(jì)數(shù)器也可以稱為分頻器。101、有一個(gè)6位D/A轉(zhuǎn)換器，設(shè)滿度輸出為6.3V,輸入數(shù)字量為110111,則輸出模擬電壓為。102、 設(shè)ROM容量為256字X8位，則它應(yīng)設(shè)置地址

10、線條，輸出線_103、 用256字X4位RAM,擴(kuò)展容量為1024字X8位RAM,則需要片。104、 按邏輯功能的不同特點(diǎn)，數(shù)字電路可分為和兩大類。105、 在邏輯電路中，三極管通常工作在一和狀態(tài)。106、 (406)10=()8421BCD107、 一位數(shù)值比較器的邏輯功能是對輸入的數(shù)據(jù)進(jìn)行比較，它有、二個(gè)輸出端。108、 TTL集成JK觸發(fā)器正常工作時(shí)，其Rd和Sd端應(yīng)接包平。109、 單穩(wěn)態(tài)觸發(fā)器有兩個(gè)工作狀態(tài)和二其中是暫時(shí)的。110、 一般ADC的轉(zhuǎn)換過程由、?和4個(gè)步驟來完成。111、存儲器的存儲容量是指。某一存儲器的地址線為A14A0,數(shù)據(jù)線為D3Do,其存儲容量是。112、邏輯函

11、數(shù)的表達(dá)形式主要有、四種。113、 一般A/D轉(zhuǎn)換過程要經(jīng)過四個(gè)步驟114、 存儲器EPROM2764芯片的存儲容量是KB,有根數(shù)據(jù)線和根地址線。115、 D/A轉(zhuǎn)換器位數(shù)越多，其分辨率越。116、 半導(dǎo)體存儲器分為和兩類。117、 根據(jù)邏輯功能的不同特點(diǎn)，數(shù)字電路可分為和兩大類。它們的主要區(qū)別是：。118、 一個(gè)8選1的數(shù)據(jù)選擇器有個(gè)數(shù)據(jù)輸入端，個(gè)地址輸入端。、選擇題1、有八個(gè)觸發(fā)器的二進(jìn)制計(jì)數(shù)器，它們最多有（）種計(jì)數(shù)狀態(tài)。A、8;B、16;C、256;D、642、下列觸發(fā)器中上升沿觸發(fā)的是（）。A、主從RS觸發(fā)器；B、JK觸發(fā)器；C、T觸發(fā)器；D、D觸發(fā)器3、下式中與非門表達(dá)式為（），或門

12、表達(dá)式為（）。A、Y=A+B;B、Y=AB;C、Y=AB;D>Y=AB4、十二進(jìn)制加法計(jì)數(shù)器需要（）個(gè)觸發(fā)器構(gòu)成。A、8;B、16;C、4;D、35、邏輯電路如右圖，函數(shù)式為（）。金二A、F=AB+C;B、F=AB+C;C、F=ABC；D、F=A+BC6、邏輯函數(shù)F=AB+BC的最小項(xiàng)表達(dá)式為（）A、F=m2+m3+m6B、F=m2+m3+m7C、F=m3+m6+m7D、F=m3+m4+m77、74LS138譯碼器有（），74LS148編碼器有（A、三個(gè)輸入端，三個(gè)輸出端；B、八個(gè)輸入端，八個(gè)輸出端；C、三個(gè)輸入端，八個(gè)輸出端；D、八個(gè)輸入端，三個(gè)輸出端。8、單穩(wěn)態(tài)觸發(fā)器的輸出狀態(tài)有（）

13、A、一個(gè)穩(wěn)態(tài)、一個(gè)暫態(tài)B、兩個(gè)穩(wěn)態(tài)C、只有一個(gè)穩(wěn)態(tài)D、沒有穩(wěn)態(tài)1、對于MOS門電路，多余端不允許（A、懸空B、與有用端并聯(lián)C、接電源D、接低電平2、右圖表?。ǎ╇娐?，圖表?。ǎ╇娐稟、與門B、或門C、非門D、與非門3、卡諾圖、表示的邏輯函數(shù)最簡式分別為A、 F=B+DCA BB、 F=B+DC、 F=BD+BDD、 F=BD+BD4、邏輯電路如圖，函數(shù)式為A、 F=AB+CB、 F=AB+CC、 F=AB+CD、F=A+BC5、一位8421BCD碼計(jì)數(shù)器至少需要個(gè)觸發(fā)器。BA.3B.4C.5D.10BC、A BD、A）B、定時(shí)、延時(shí)D、寄存B、兩個(gè)穩(wěn)態(tài)6、下列邏輯函數(shù)表達(dá)式中與F=AB+Ab功

14、能相同的是（）AA、ABB、A7、施密特觸發(fā)器常用于（A、脈沖整形與變換C、計(jì)數(shù)8、施密特觸發(fā)器的輸出狀態(tài)有A、一個(gè)穩(wěn)態(tài)、一個(gè)暫態(tài)C、只有一個(gè)穩(wěn)態(tài)D、沒有穩(wěn)態(tài)1、對于MOS門電路，多余端不允許A、懸空B、與有用端并聯(lián)C、接電源D、接低電平2、一個(gè)8選1多路選擇器，輸入地址有,16選1多路選擇器輸入地址有A、2位B、3位C、4位D、8位3 .同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是oAA.工作速度高B.觸發(fā)器利用率高C.電路簡單D.不受時(shí)鐘CP控制。4 .把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到進(jìn)制計(jì)數(shù)器。DA.4B.5C.9D.205.下列邏輯電路中為時(shí)序邏輯電路的是。A.變量

15、譯碼器B.加法器C.數(shù)碼寄存器D.數(shù)據(jù)選擇器6、下列邏輯函數(shù)表達(dá)式中與F=AB+AB功能相同的是A、ABB、ABC、ABD、AB7、施密特觸發(fā)器常用于A、脈沖整形與變換B、定時(shí)、延時(shí)C、計(jì)數(shù)D、寄存8、單穩(wěn)態(tài)觸發(fā)器的輸出狀態(tài)有A、一個(gè)穩(wěn)態(tài)、一個(gè)暫態(tài)B、兩個(gè)穩(wěn)態(tài)C、只有一個(gè)穩(wěn)態(tài)D、沒有穩(wěn)態(tài)9.一位8421BCD碼計(jì)數(shù)器至少需要個(gè)觸發(fā)器。BA.3B.4C.5D.101.下面各圖中輸出為高電平的是(A)(B)©)2 .在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。A.全部輸入是0B.任一輸入是0C.僅一輸入是0D.全部輸入是13 .邏輯函數(shù)F=A(AB)=0A.BB.AC.ABD.AB4

16、.為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使。A.J=D,K=DB.K=D,J=DC.J=K=DD.J=K=D5 .邊沿式D觸發(fā)器是一種穩(wěn)態(tài)電路。A.無B.單C.雙D.多6 .多諧振蕩器可產(chǎn)生。A.正弦波B.矩形脈沖C.三角波D.鋸齒波7 .八路數(shù)據(jù)分配器，其地址輸入端有個(gè)。A.1B.2C.3D.48 .8位移位寄存器，串行輸入時(shí)經(jīng)個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。A.1B.2C.4D.89、一位8421BCD碼計(jì)數(shù)器至少需要個(gè)觸發(fā)器。A.3B.4C.5D.1010、一個(gè)16選1多路選擇器輸入地址有A、2位B、3位C、4位D、8位1.當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有個(gè)變量取值組合？A.nB.2nC.

17、n2D.22.邏輯函數(shù)F=A(AB)=0A.BB.AC.ABD.AB3.一位八進(jìn)制數(shù)可以用()位二一進(jìn)制數(shù)來表示。A.2B.3C.4D.164 .以下電路中常用于總線應(yīng)用的有。A.TSL門B.OC門C.漏極開路門D.CMOS與非門5 .對于TTL與非門閑置輸入端的處理，下列說法錯(cuò)誤的是cA.接電源B.通過電阻3k。接電源C.接地D.與有用輸入端并聯(lián)6 .對于D觸發(fā)器，欲使Qn+1=Qn,應(yīng)使輸入D=。A.0B.1C.QD.Q7 .N個(gè)觸發(fā)器可以構(gòu)成能寄存位二進(jìn)制數(shù)碼的寄存器cA.N-1B.NC.N+1D.2N8 .石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是。A.速度高B.電路簡單C.振蕩頻率穩(wěn)定D.輸出波

18、形邊沿陡峭9 .若在編碼器中有50個(gè)編碼對象，則要求輸出二進(jìn)制代碼位數(shù)為位。A.5B.6C.10D.5010 .在下列邏輯電路中，不是組合邏輯電路的有。A.譯碼器B.編碼器C.全加器D.寄存器1 .在555定時(shí)器組成的三種電路中，能自動(dòng)產(chǎn)生周期為T=0.7（Ri+2R2）C的脈沖信號的電路是（）0A、多諧振蕩器；B、單穩(wěn)態(tài)觸發(fā)器；C、施密特觸發(fā)器；D、雙穩(wěn)態(tài)觸發(fā)器2 .有八個(gè)觸發(fā)器的二進(jìn)制計(jì)數(shù)器，它們最多有（）種計(jì)數(shù)狀態(tài)。A、8;B、16;C、256;D、643 .在數(shù)字電路中，晶體管的工作狀態(tài)為：（）A、飽和；B、放大；C、飽和或放大；D、飽和或截止4 .下列邏輯代數(shù)運(yùn)算錯(cuò)誤的是：（）A、A

19、+A=A;B、A?A=1;C、A?A=A;D、A+A=15 .以下各電路中，屬于組合邏輯電路的是：（）A、定時(shí)器；B、譯碼器；C、寄存器；D、計(jì)數(shù)器6 .十二進(jìn)制加法計(jì)數(shù)器需要（）個(gè)觸發(fā)器構(gòu)成。A、8;B、16;C、4;D、37 .下列函數(shù)中等于A的是：（）A、A+1;B、A(A+B);C、A+AB;D、A+A8 .邏輯函數(shù)Y=AB+AC+BC+BCDE化簡結(jié)果為：（）A、Y=AB+AC+BC;B、Y=AB+AC;C、Y=AB+BC;D、Y=A+B+C9 .一位十六進(jìn)制數(shù)可以用（）位二進(jìn)制數(shù)來表示。A.1B.2C.4D.1610 .十進(jìn)制數(shù)25用8421BCD碼表示為（）。A.10101B.0

20、0100101C.100101D.101011、相同為“0”不同為“1”它的邏輯關(guān)系是（）A、或邏輯B、與邏輯C、異或邏輯2、Y（A,B,C,）=Em（0,1,2,3）邏輯函數(shù)的化簡式A、Y=AB+BC+ABCB、Y=A+BC、Y=A3、3 daT同4電路處于（）ENA、Y=ABB、Y處于懸浮狀態(tài)C、Y=AB4、下列圖中的邏輯關(guān)系正確的是（A.Y=ABB.Y=ABC.Y=AB5、下列說法正確的是（）A、主從JK觸發(fā)器沒有空翻現(xiàn)象B、JK之間有約束C、主從JK觸發(fā)器的特性方程是CP上升沿有效。6、下列說法正確的是（）A、同步觸發(fā)器沒有空翻現(xiàn)象B、同步觸發(fā)器能用于組成計(jì)數(shù)器、移位寄存器。C、同步觸

21、發(fā)器不能用于組成計(jì)數(shù)器、移位寄存器。7、下列說法是正確的是（）A、異步計(jì)數(shù)器的計(jì)數(shù)脈沖只加到部分觸發(fā)器上B、異步計(jì)數(shù)器的計(jì)數(shù)脈沖同時(shí)加到所有觸發(fā)器上C、異步計(jì)數(shù)器不需要計(jì)數(shù)脈沖的控制8、下列說法是正確的是（）A、施密特觸發(fā)器的回差電壓AU=Ut+-Ut-B、施密特觸發(fā)器的回差電壓越大，電路的抗干擾能力越弱C、施密特觸發(fā)器的回差電壓越小，電路的抗干擾能力越強(qiáng)9、下列說法正確的是（）A、多諧振蕩器有兩個(gè)穩(wěn)態(tài)B、多諧振蕩器有一個(gè)穩(wěn)態(tài)和一個(gè)暫穩(wěn)態(tài)C、多諧振蕩器有兩個(gè)暫穩(wěn)態(tài)10、下列說法正確的是（）A、555定時(shí)器在工作時(shí)清零端應(yīng)接高電平B、555定時(shí)器在工作時(shí)清零端應(yīng)接低電平C、555定時(shí)器沒有清零端

22、1、相同為“1”不同為“0”它的邏輯關(guān)系是（）A、或邏輯B、與邏輯C、同或邏輯2、Y（A,B,C,）=Em（0,1,4,5）邏輯函數(shù)的化簡式（A、Y=AB+BC+ABCB、Y=A+BC、Y=B4 、AB-0YEH力電路處干（）EN-CA、Y=ABB、Y處于懸浮狀態(tài)C、Y=AB4、下列圖中的邏輯關(guān)系正確的是（.Y=ABB.Y=ABCC.Y=AB5、用n位二進(jìn)制代碼對2n個(gè)信號進(jìn)行編碼的電路是（A、二一十進(jìn)制編碼器B、二進(jìn)制譯碼器C、二進(jìn)制編碼器6、同步時(shí)序邏輯電路中，所有觸發(fā)器的時(shí)鐘脈沖是（）A、在同一個(gè)時(shí)鐘脈沖的控制下B、后一個(gè)觸發(fā)器時(shí)鐘脈沖是前一個(gè)觸發(fā)器輸出提供的。C、時(shí)鐘脈沖只加到部分觸發(fā)

23、器上。7、利用異步置數(shù)法獲得N進(jìn)制計(jì)數(shù)器時(shí)（）A、應(yīng)在輸入第N個(gè)計(jì)數(shù)脈沖后，使計(jì)數(shù)器返回到初始的預(yù)置數(shù)狀態(tài)B、應(yīng)在輸入第N+1個(gè)計(jì)數(shù)脈沖后，使計(jì)數(shù)器返回到初始的預(yù)置數(shù)狀態(tài)C、應(yīng)在輸入第N-1個(gè)計(jì)數(shù)脈沖后，使計(jì)數(shù)器返回到初始的預(yù)置數(shù)狀態(tài)8、有6個(gè)觸發(fā)器的二進(jìn)制計(jì)數(shù)器，它們最多有（）種計(jì)數(shù)狀態(tài)。A、8B、16C、649、施密特觸發(fā)器主要是將變化緩慢的信號變換成（）A、尖脈沖B、正弦波C、矩形波10、4位權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，Vref=-8V,Rf=R,當(dāng)輸入1001時(shí)，輸出電壓值是（）A、1/9B、9C、9/21、多諧振蕩器（）1）有兩個(gè)穩(wěn)定狀態(tài)2）一個(gè)穩(wěn)定狀態(tài)，一個(gè)暫穩(wěn)態(tài)3）無穩(wěn)定狀態(tài)。1）

24、Ube<03、同或運(yùn)算的邏輯式是（1） Y=A B4、余3BCD碼是（1）恒權(quán)碼5、用卡諾圖化簡邏輯函數(shù)時(shí), 量。2)Ube >03)Ube=0、7V2、三極管可靠截止的條件是（2）Y=AB3）Y=AB）2）無權(quán)碼3）以上二者都不是。8個(gè)相鄰最小項(xiàng)合并，可以消去（）個(gè)變1）12）23）36、D觸發(fā)器的邏輯功能有（）1）置0、置12）置0、置1、保持3）置0、置1、保持、計(jì)數(shù)7、重疊律的基本公式是（）1）A+A=2A2）A+A=A3）A-A=A28、由四個(gè)觸發(fā)器構(gòu)成十進(jìn)制計(jì)數(shù)器，其無效狀態(tài)有（）1）四個(gè)2）五個(gè)3）六個(gè)9、通常，具有同樣功能的TTL電路比CMOS電路工作速度（）1）高

25、2）低3）差不多10、在不影響邏輯功能的情況下，CMOS或非門的多余端可（1）接高電平2）懸空3）接低電平1、有八個(gè)觸發(fā)器的二進(jìn)制計(jì)數(shù)器，它們最多有（）種計(jì)數(shù)狀態(tài)A、8;B、16;C、256;D、642、下列觸發(fā)器中上升沿觸發(fā)的是（）。A、主從RS觸發(fā)器；B、JK觸發(fā)器；C、T觸發(fā)器；D、D觸發(fā)器3、下式中與非門表達(dá)式為（），或門表達(dá)式為（）。A、Y=A+B;B、Y=AB;C、Y=A_B;D>Y=AB4、十二進(jìn)制加法計(jì)數(shù)器需要（）個(gè)觸發(fā)器構(gòu)成。A、8;B、16;C、4;D、35、邏輯電路如右圖，函數(shù)式為（）。A、F=AB+C;B、F=AB+C;C、F=ABC；D、F=A+BC6、邏輯函數(shù)

26、F=AB+BC的最小項(xiàng)表達(dá)式為（A、F=m2+m3+m6B、F=m2+m3+m7C、F=m3+m6+m7D、F=m3+m4+m77、74LS138譯碼器有（），74LS148編碼器有（A、三個(gè)輸入端，三個(gè)輸出端；B、八個(gè)輸入端，八個(gè)輸出端；C、三個(gè)輸入端，八個(gè)輸出端；D、八個(gè)輸入端，三個(gè)輸出端。8、單穩(wěn)態(tài)觸發(fā)器的輸出狀態(tài)有（）A、一個(gè)穩(wěn)態(tài)、一個(gè)暫態(tài)B、兩個(gè)穩(wěn)態(tài)C、只有一個(gè)穩(wěn)態(tài)D、沒有穩(wěn)態(tài)1 .下列各式中的四變量A、B、C、D的最小項(xiàng)是：。(A)ABCD(B)AB(C+D)(C)A+B+C+D(D)A+B+C+D2 .Y=ABCDC的反函數(shù)為。(A)Y=(AB)CDC(B)Y=(AB)CDC(C

27、)Y=(AB)CDC(D)Y=(AB)cdc3 .四個(gè)邏輯變量的取值組合共有。(A)8(B)16(C)4(D)154 .已知邏輯函數(shù)F(A,B)=AB+AB,是函數(shù)值為1的A,B取值組合是：(A)00,11(B)01,00(C)01,10(D)01,115.2048X8位RAM芯片,其數(shù)據(jù)線的個(gè)數(shù)是：。(A)11(B)8(C)14(D)2111 .離散的，不連續(xù)的信號，稱為（）A、模擬信號B、數(shù)字信號2 .組合邏輯電路通常由（）組合而成。A、門電路B、觸發(fā)器C、計(jì)數(shù)器3 .十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（）個(gè)A、16B、2C、4D、84 .一位8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯

28、碼輸出線的組合是（）A、4:6B、1:10C、4:10D、2:45 .能實(shí)現(xiàn)脈沖延時(shí)的電路是（）A、多諧振蕩器B、單穩(wěn)態(tài)觸發(fā)器C、施密特觸發(fā)器6 .8線一3線優(yōu)先編碼器的輸入為°17,當(dāng)優(yōu)先級別最高的7有效時(shí)，其輸出YYY0的值是（）A、111B、010C、000D、1017 .JK觸發(fā)器在CP作用下，若狀態(tài)必須發(fā)生翻轉(zhuǎn)，則應(yīng)使（）A、J=K=0B、J=K=1C、J=O,K=18 .有一個(gè)左移位寄存器，當(dāng)預(yù)先置入1011后，其串行固定接0,在4個(gè)移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（）A、10110110110010000000B、101101010010000100009 .有

29、一位二進(jìn)制數(shù)碼需要暫時(shí)存放起來，應(yīng)選用（）A、觸發(fā)器B、2選1數(shù)據(jù)選擇器C、全加器10 .EPROM是指（）A、隨機(jī)讀寫存儲器B、可編程邏輯陣列可編程只讀存儲器D、可擦除可編程只讀存儲器1 ,離散的，不連續(xù)的信號，稱為（）0A.模擬信號B.數(shù)字信號2 .組合邏輯電路通常由（）組合而成。A.門電路B.觸發(fā)器C.計(jì)數(shù)器3 .8線一3線優(yōu)先編碼器的輸入為I。一I7,當(dāng)優(yōu)先級別最高的I7有效時(shí)，其輸出Y2?Y1?Y0的值是（）。A.111B.010C.000D.1014 .十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（）個(gè)。A.16B.2C.4D.85.一位8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線

30、的組合是（）。A.4:6B.1:10C.4:10D.2:46 .常用的數(shù)字萬用表中的A/D轉(zhuǎn)換器是（）。A.逐次逼近型ADCB.雙積分ADCC.并聯(lián)比較型ADC7 .ROM屬于（）。A.組合邏輯電路B.時(shí)序邏輯電路8.有一個(gè)左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0,在4個(gè)移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（）。A.1011-0110-1100-10000000B.1011-0101若在編jP器中有50個(gè)編碼對象，則要求輸出二進(jìn)制代碼位數(shù)A.5B.6C.10D.502、在下列邏輯電路中，不是組合邏輯電路的有。A.譯碼器B.編碼器C.全加器D.寄

31、存器3、多諧振蕩器可產(chǎn)生。A.正弦波B.矩形脈沖C.三角波D.鋸齒波4、以下電路中可以實(shí)現(xiàn)“線與”功能的有。A.TTL與非門B.三態(tài)輸出門C.OC門5、一個(gè)4位移位寄存器可以構(gòu)成最長計(jì)數(shù)器的長度是。A.8B.12_C.15D.166、滿足特征方程Qn1Qn的觸發(fā)器稱為。A、D觸發(fā)器B、JK觸發(fā)器C、丁觸發(fā)器三、判斷題1、邏輯變量的取值，1比0大。2、對于MOS門電路多余端可以懸空。3、計(jì)數(shù)器的模是指對輸入的計(jì)數(shù)脈沖的個(gè)數(shù)。4、JK觸發(fā)器的輸入端J懸空，則相當(dāng)于J=0。5、時(shí)序電路的輸出狀態(tài)僅與此刻輸入變量有關(guān)。6、RS觸發(fā)器的輸出狀態(tài)Qn+i與原輸出狀態(tài)Qn無關(guān)。7、JK觸發(fā)器的J=K=1變成

32、T觸發(fā)器。8、各種功能觸發(fā)器之間可以相互轉(zhuǎn)換。9、優(yōu)先編碼只對優(yōu)先級別高的信息進(jìn)行編碼。10、組合邏輯電路中產(chǎn)生競爭冒險(xiǎn)的主要原因是輸入信號受到尖峰干擾1、對于JK觸發(fā)器J=K=1時(shí)，輸出翻轉(zhuǎn)。（2、一個(gè)存儲單元可存1位2進(jìn)制數(shù)。（3、同一CP控制各觸發(fā)器的計(jì)數(shù)器稱為異步計(jì)數(shù)器。（4、對MOS門電路多余端不可以懸空。（5、函數(shù)式F=ABC+ABC+ABC=（3、5、6、7）（6、JK觸發(fā)器的輸入端J懸空，相當(dāng)于J=1。（7、時(shí)序電路的輸出狀態(tài)僅與此刻輸入變量有關(guān)。（8、一個(gè)觸發(fā)器能存放一位二進(jìn)制數(shù)。（9、計(jì)數(shù)器隨CP到來計(jì)數(shù)增加的稱加計(jì)數(shù)器。（10、數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài)，

33、二者無大小之分。（1、邏輯變量的取值，1比0大。（）2、一個(gè)存儲單元可存1位2進(jìn)制數(shù)。（）3、若兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。（）4、對MOS門電路多余端不可以懸空。（）5、數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài)，二者無大小之分。（）6、JK觸發(fā)器的輸入端J懸空，相當(dāng)于J=1。（7、時(shí)序電路的輸出狀態(tài)僅與此刻輸入變量有關(guān)。（）8、三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。9、與非門的邏輯功能是：有0出1，全1出0。10、施密特觸發(fā)器能作為幅值鑒別器。1. 數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無大小之分。（）2. 格雷碼具有任何相鄰碼只有一位碼

34、元不同的特性。（）3. 若兩個(gè)函數(shù)具有相同的真值表，則兩個(gè)邏輯函數(shù)必然相等。（）4. 三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（）5. 一般TTL門電路的輸出端可以直接相連，實(shí)現(xiàn)線與。（）6. D觸發(fā)器的特性方程為Qn+1=D，與Qn無關(guān)，所以它沒有記憶功（）7. 同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。（8. 單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時(shí)間與輸入觸發(fā)脈沖寬度成正比。（）9. 優(yōu)先編碼器的編碼信號是相互排斥的，不允許多個(gè)編碼信號同時(shí)有效。（10. 編碼與譯碼是互逆的過程。（1. 格雷碼具有任何相鄰碼只有一位碼元不同的特性。（）2. 邏輯變量的取值，1比0大。（）3

35、. 異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（4. RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（）5. 石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正比。（）6. 數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。（）7. 時(shí)序電路不含有記憶功能的器件。（8. 計(jì)數(shù)器的模是指對輸入的計(jì)數(shù)脈沖的個(gè)數(shù)。（9. 利用反饋歸零法獲得N進(jìn)制計(jì)數(shù)器時(shí)，若為異步置零方式，則狀態(tài)SN只是短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)10. 組合邏輯電路中產(chǎn)生競爭冒險(xiǎn)的主要原因是輸入信號受到尖峰干擾1 .數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài)，二者無大小之分。(2 .Y=ABC的反函數(shù)是A+B

36、+C。(3 .用二進(jìn)制代碼表示某一信息稱為編碼，反之，把二進(jìn)制代碼所表示的信息翻譯出來稱為譯碼。(4 .五變量的邏輯函數(shù)有32個(gè)最小項(xiàng)。(5 .D/A轉(zhuǎn)換器是由采樣保持、量化編碼及部分構(gòu)成。(6 .同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。(：7 .多諧振蕩器的輸出信號的周期與阻容元件的參數(shù)成正比。()8 .編碼與譯碼是互逆的過程。(9 .異步時(shí)序電路的各級觸發(fā)器類型不同。(10 .計(jì)數(shù)器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個(gè)數(shù)。(1、A+AB=A+B2、當(dāng)輸入9個(gè)信號時(shí)，需要3位的二進(jìn)制代碼輸出。3、單穩(wěn)態(tài)觸發(fā)器它有一個(gè)穩(wěn)態(tài)和一個(gè)暫穩(wěn)態(tài)。4、施密特觸發(fā)器有兩個(gè)穩(wěn)態(tài)。5、多諧振蕩器有

37、兩個(gè)穩(wěn)態(tài)。6、D/A轉(zhuǎn)換器是將模擬量轉(zhuǎn)換成數(shù)字量。7、A/D轉(zhuǎn)換器是將數(shù)字量轉(zhuǎn)換成模擬量。8、主從JK觸發(fā)器在CP=1期間，存在一次性變化。9、主從RS觸發(fā)器在CP=1期間，R、S之間不存在約束10、所有的觸發(fā)器都存在空翻現(xiàn)象。1、A+1=A2、當(dāng)輸入19個(gè)信號時(shí)，需要4位的二進(jìn)制代碼輸出3、單穩(wěn)態(tài)觸發(fā)器輸出脈沖寬度取決于R、C的值。4、調(diào)節(jié)施密特觸發(fā)器回差電壓的大小，可以改變電路的抗干擾能力。（：5、在同步時(shí)序邏輯電路中如果由于某種原因而進(jìn)入無效狀態(tài)時(shí)，只要繼續(xù)輸入cp脈沖，電路便會(huì)自動(dòng)回到有效狀態(tài)，該電路不能夠自啟動(dòng)。（：6、4位權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，Vref=-8V,Rf=R,當(dāng)輸入0

38、011時(shí)，輸出電壓值是3V。（：7、D/A轉(zhuǎn)換器分辨率=1/（2n-1）。（：8、設(shè)計(jì)100進(jìn)制的計(jì)數(shù)器，至少需要5個(gè)主從JK觸發(fā)器。（：9、主從RS觸發(fā)器在CP=1期間，R、S之間存在約束。（：10、主從JK觸發(fā)器的觸發(fā)器存在空翻現(xiàn)象。（：1、單穩(wěn)態(tài)觸發(fā)器可用于延時(shí)。（）2、A-D轉(zhuǎn)換器的位數(shù)越多，分辨率越高。（）3、集電極開路門可實(shí)現(xiàn)線與。（）.4、三變量邏輯函數(shù)的最小項(xiàng)最多有6個(gè)。（）5、移位寄存器不能存放數(shù)碼，只能對數(shù)據(jù)進(jìn)行移位操作。（）6、施密特觸發(fā)器常用于脈沖整形與變換。（）7、同一CP控制各觸發(fā)器的計(jì)數(shù)器稱為異步計(jì)數(shù)器。（）8、構(gòu)成一個(gè)五進(jìn)制計(jì)數(shù)器最少需要5個(gè)觸發(fā)器。（）9、1個(gè)

39、觸發(fā)器可以存放1位二進(jìn)制數(shù)。（）10、CMOS門電路的輸入端懸空時(shí)相當(dāng)于接邏輯1。（）1、邏輯變量的取值，1比0大。（2、對于MOS門電路多余端可以懸空。（3、計(jì)數(shù)器的模是指對輸入的計(jì)數(shù)脈沖的個(gè)數(shù)。（4、JK觸發(fā)器的輸入端J懸空，則相當(dāng)于J=0。（5、時(shí)序電路的輸出狀態(tài)僅與此刻輸入變量有關(guān)。（6、RS觸發(fā)器的輸出狀態(tài)Qn+i與原輸出狀態(tài)Qn無關(guān)。（7、JK觸發(fā)器的J=K=1變成T觸發(fā)器。（8、各種功能觸發(fā)器之間可以相互轉(zhuǎn)換。（9、優(yōu)先編碼只對優(yōu)先級別高的信息進(jìn)行編碼。（10、組合邏輯電路中產(chǎn)生競爭冒險(xiǎn)的主要原因是輸入信號受到尖峰干擾1 、n個(gè)變量的邏輯函數(shù)，其全部最小項(xiàng)共有n個(gè)。2 、與非門可

40、以用作反相器。（）3 、寄存器是組合邏輯器件。（4、寄存器要存放n位二進(jìn)制數(shù)碼時(shí)，需要2n個(gè)觸發(fā)器。（5 、3位二進(jìn)制計(jì)數(shù)器可以構(gòu)成模值為231的計(jì)數(shù)器。（6 、十進(jìn)制計(jì)數(shù)器最高位輸出的周期是輸入CP脈沖周期的10倍。7 、JK觸發(fā)器在CP作用下，若J=K=1，其狀態(tài)保持不變。8 、要對16個(gè)輸入信號進(jìn)行編碼，至少需要4位二進(jìn)制碼。9 、組合邏輯電路t時(shí)刻狀態(tài)和t-1時(shí)刻該電路的狀態(tài)有關(guān)。10、一個(gè)容量為256X4位的RAM有4條數(shù)據(jù)線。1 TTL或非門多余輸入端可以接高電平。2 寄存器屬于組合邏輯電路。3 555定時(shí)器可以構(gòu)成多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器。4 石英晶體振蕩器的振蕩頻

41、率取決于石英晶體的固有頻率。5 PLA的與陣列和或陣列均可編程。6 八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個(gè)。7 關(guān)門電平UOFF是允許的最大輸入高電平。8 最常見的單片集成DAC屬于倒T型電阻網(wǎng)絡(luò)DAC。1、 組合邏輯電路中產(chǎn)生競爭冒險(xiǎn)的主要原因是輸入信號受到尖峰干擾。（）2、 三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（）3、 TTL與非門的多余輸入端可以接固定高電平。（）4、 CMOS電路比TTL電路功耗大。（）5、 隨機(jī)存儲器（RAM）的存儲內(nèi)容能隨時(shí)從指定地址寫入或讀出，但一旦斷電所有存儲數(shù)據(jù)立即丟失。（）5V。6、 在TTL電路中通常規(guī)定高電平額定值為四、數(shù)制轉(zhuǎn)化

42、1.2.3.4.5.6.7.8.9.10.11.12.13.14.15.16.17.18.19.20.21.22.11110.11)2=(100011.011)2=(374.51)10=(1100011.011)(100001)2=(156)10=(11110.110)2=()10)8=(168421BCD2=()16=()10)2=()8421BCD)823.24.25.26.)10=()8(10010011)8421BCD45.378)10=(0.742)10(11001.01)6DE.C8)10010011=(16=(=(10108421NCD=()2(11001011.101)(111

43、000)8421BCD(45.378)10=(45C)16=(74)10=(156)10=(111000.11)256)10=(111010.11)1111)253)2=8=2=(=(2=2=(20)10=(11110.11)2=()2=()2=()10)8=()10)2)8=()8421BCD2=10=2=)101010=)22=()16=()10)108=168=16)16)827. (100011.011)2=()8=()i628. (374.51)10=()8421BCD五、邏輯函數(shù)化簡1、用公式法化簡邏輯函數(shù)F=A(B+C)+A(B+C)+BCDE+BC(D+E)F2、用卡諾圖法化簡

44、邏輯函數(shù)F=Em(1,3,8,9,10,11,14,15)3、用公式法化簡下列函數(shù)F=AD+BC+BD+A(B+C)+ABCD+ABDE4、用卡諾圖法化簡下列函數(shù)F=m(1、3,8,9,10,11,14,15)5、用公式法化簡下列函數(shù)F=A(B+C)+A(B+C)+BCDE+BC(D+E)F6、用卡諾圖法化簡下列函數(shù)F=Em(0,1,2,3,4,6,7,8,9,10,11,14)7、用代數(shù)法化簡下列邏輯函數(shù)成為最簡“與或”式F=AB+BD+DCE+Ad8、用卡諾圖化簡下列邏輯函數(shù)成為最簡“與或”式F(A,B,C,D)=2m(0,1,4,9,12,13)+2d(2,3,6,7,8,10、11、1

45、4)9、10111213141516171819202122用代數(shù)法化簡函數(shù)：F=(AB)CDAcdac(AD)、用卡諾圖化簡函數(shù)：Y=ACD+BCD+BD+AB+BCD、用代數(shù)法化簡函數(shù)：F=ACABCBC+ABC、用卡諾圖化簡函數(shù)：Y=AB+BD+BCD+ABCD、Y=AB+BC+AC+K：、Y(A,B,C,)=Em(0,1,2,3,4,6,8,9,10,11,14)、Y(A,B,C,)=Em(0,1,2,3,5,6,7,9,10,11,14)、Y=AB+ABCD+ABCD+AB(用代數(shù)法化簡)、Y=ABC+ABC+ABC(用卡諾圖化簡)>YABCABCAC、Y(A,B,C,D)=2

46、m(2,6,7,8,9,10,11,13,14,15)、用代數(shù)法化簡F=AC+ABC+BC+ABC、用卡諾圖化簡，寫出與或式F(A、B、C、D)=2m(0,1,4,7,8,19,13)+2小2,5,8,12,15)23、化簡邏輯函數(shù)：YABCABC（10分）六、分析題1.八路數(shù)據(jù)選擇器構(gòu)成的電路如圖所示，A2、A1、A0為數(shù)據(jù)輸入端,根據(jù)圖中對D0D7的設(shè)置，寫出該電路所實(shí)現(xiàn)函數(shù)Y的表達(dá)式。2.如圖所示為利用74LS161的同步置數(shù)功能構(gòu)成的計(jì)數(shù)器分析（1）當(dāng)D3D2D1D0R000時(shí)為幾進(jìn)制計(jì)數(shù)器？（2）當(dāng)D3D2DiDo=0001時(shí)為幾進(jìn)制計(jì)數(shù)器？3 .分析右圖8選1數(shù)據(jù)選擇器的構(gòu)成電路，

47、寫出其邏輯表達(dá)式。（5分）4 .試用74LS138和適當(dāng)門電路實(shí)現(xiàn)邏輯函數(shù)L（A、B、C）=（0、2、3、4、7 ）（10分）5. 分別用方程式、狀態(tài)轉(zhuǎn)換圖表示如圖所示電路的功能。10 分）6、設(shè)計(jì)一個(gè)故障顯示電路，要求：（1）兩臺電機(jī)同時(shí)工作時(shí)F1燈亮（2）兩臺電機(jī)都有故障時(shí)F2燈亮（3）其中一臺電機(jī)有故障時(shí)F3燈亮。7、試分析下圖為幾進(jìn)制計(jì)數(shù)器8 .用八選一選擇器設(shè)計(jì)一個(gè)組合邏輯電路，起輸出邏輯表達(dá)式為Y=AB+AB+CAYEcDuDi口2D3D4D5DqD9.用74LS161構(gòu)成七進(jìn)制計(jì)數(shù)器74LS161功能表CRLDCTPCTTCPD0D1D2D3Q0Q1Q2Q3LXXXXXXXXLL

48、LLHLXXD0D1D2D3D0D1D2D3HHHHXXXX計(jì)數(shù)HHLXXXXXX保持HHXLXXXXX保持10 .寫出圖中所示組合電路輸出函數(shù)F的表達(dá)式，列出真值表，分析邏輯功能。11 .分析下圖時(shí)序電路的邏輯功能，寫出電路驅(qū)動(dòng)方程、狀態(tài)方程，畫出狀態(tài)轉(zhuǎn)換圖。12 .在三個(gè)輸入信號中，A的優(yōu)先權(quán)最高，B次之，C最低，、它們的輸出分別為，Ya、Yb、Yc,要求同一時(shí)間內(nèi)只有一個(gè)信號輸出。如有兩個(gè)及兩個(gè)以上的信號同時(shí)輸入時(shí)，則只有優(yōu)先權(quán)最高的有輸出，試設(shè)計(jì)一個(gè)能實(shí)現(xiàn)此要求的邏輯電路。13 .試分析如圖所示時(shí)序電路：1）寫出電路的狀態(tài)方程和輸出方程；2）列寫狀態(tài)表并畫出狀態(tài)轉(zhuǎn)換圖。14、某車間有A

49、、B、C、D四臺發(fā)電機(jī)，今要求(1)A必須開機(jī)(2)其他三臺電動(dòng)機(jī)中至少有兩臺開機(jī)如不滿足上述要求則指示燈熄滅。試用與非門完成此電路。15、試用CT74LS160的異步清零功能構(gòu)成24進(jìn)制的計(jì)數(shù)器。16、試用8選一數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)Y(A,B,C,D)=2m(4,5,101213)。17、試用CT74LS161的異步清零和同步置數(shù)功能構(gòu)成24進(jìn)制的計(jì)數(shù)器18、試用CTLS161的同步置數(shù)功能構(gòu)成九進(jìn)制計(jì)數(shù)器。并畫出波形圖19、用3線-8線譯碼器和門電路設(shè)計(jì)組合邏輯電路，使Y=BC+ABAoAlA2ST*3TH山Y(jié).YIY：'.W'門一門20、用與非門實(shí)現(xiàn)邏輯函數(shù)Z=AB

50、+AC（5分）21、判斷函數(shù)ZADABCABC是否會(huì)出現(xiàn)競爭冒險(xiǎn)現(xiàn)象。（10分）22、用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Z=F（A,B,C）=1（024,5,6,7）（10分）ZABCX2XiXoDoDiD2D3D4D5D6D723 .下列電路為幾進(jìn)制計(jì)數(shù)器？畫出狀態(tài)轉(zhuǎn)換圖。（12分）011024 .試分析圖示電路，寫出其驅(qū)動(dòng)方程、輸出方程、狀態(tài)方程，畫出狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、說明其邏輯功能。（18分）25 .邏輯電路如下圖所示，試寫出邏輯表達(dá)式并化簡之&，Y26 .分析下圖所示電路構(gòu)成了幾進(jìn)制的計(jì)數(shù)器，并畫出狀態(tài)轉(zhuǎn)換圖。四.應(yīng)用題（10分/題X3題=30分）1.僅用與非門設(shè)計(jì)一個(gè)四變量表決電路。當(dāng)變量A、B、C、D有3個(gè)或3個(gè)以上為1時(shí)，輸出為Y=1,輸入為其它狀態(tài)時(shí)輸出Y=02 .電路如圖所示，S為常開按鈕，C是用來防抖動(dòng)的，是分析當(dāng)點(diǎn)擊S時(shí)，發(fā)光二極管LED的發(fā)光情況。EVUo的3 .555定時(shí)器應(yīng)用電路如下圖所示，若輸入信號Ui如圖(b)所示，請畫出波形。4、用譯碼器實(shí)現(xiàn)函數(shù)Y(A,B,C)AgB£ABCABC。(15分)5、分析下圖所示的同步時(shí)序電路要求：寫出驅(qū)動(dòng)方程；列出狀態(tài)轉(zhuǎn)換真值表;畫出狀態(tài)轉(zhuǎn)換圖及工作波形圖。并描述電路的功能。（20分）五.電路分析題畫出（一）對下列Z函數(shù)要求：（1）列出真值表；（2）用卡諾圖化簡；（3）化