數(shù)控 分 頻 器_第1頁
數(shù)控 分 頻 器_第2頁
數(shù)控 分 頻 器_第3頁
數(shù)控 分 頻 器_第4頁
全文預覽已結(jié)束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、EDA實驗報告 實驗三數(shù)控分頻器實驗目的1. 掌握數(shù)控分頻器的工作原理并能夠用virlog語言編寫代碼，熟悉EDA6000實驗箱的使用方法。2. 進一步熟悉quartusII建立程序編譯、仿真及下載的操作流程并學會數(shù)控分頻器的Verilog硬件設計實驗步驟1. 新建Verilog工程，編寫代碼并保存至與模塊名對應的文件夾。注意：項目應存為系統(tǒng)盤以外的盤內(nèi)，路徑中不含中文字符。2. 編譯程序，編譯無誤后，在【tools】里面選擇RTL視，觀察電路結(jié)構。3. 新建波形文件進行仿真。保存時要和源程序存放在同一目錄下。設置好輸入波形參數(shù)后，開始仿真。在仿真后輸入輸出波形中觀察邏輯關系是否正確。4. 將

2、實驗箱和PC合理連接起來。打開EDA6000軟件，設置好芯片類型為ACEX1K（EP1K30），載入模式95. 根據(jù)界面內(nèi)管腳對應芯片的實際管腳在II里面設定管腳號并檢查無誤。6. 將程序下載至內(nèi)，并在軟件界面內(nèi)進行驗證測試。程序代碼module divf(clk,din,pfull,clkout);input clk;input 7:0 din;output clkout,pfull;reg full,divclk;reg 7:0 count;always (posedge clk)beginif(count=8'HFF)begincount<=din; full<=1;endelse if(count<255)begincount<=count+8'B1;full<=0;endendalways (posedge full)begindivclk<=divclk;endassign clkout=divclk;assign pfull=full;endmod

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論