第1講CMOS數(shù)字電路

1、第1講CMOS數(shù)字電路第1講CMOS數(shù)字電路2繼電器邏輯電路 20世紀(jì)30年代，貝爾實(shí)驗(yàn)室第一部二進(jìn)制加法器(1937)和后來(lái)的復(fù)數(shù)運(yùn)算器(1940)，采用繼電器邏輯（Relay Logic）輸入A輸入B輸出高高高高低低低低低低高低第1講CMOS數(shù)字電路3簡(jiǎn)單的回顧按照使用器件技術(shù)的不同，數(shù)字邏輯電路可以分為：繼電器邏輯電路：RL邏輯電路雙極型晶體管電路：TTL邏輯電路，ECL電路單極型MOS電路：NMOS，PMOS和CMOS等常用的是TTL和CMOS電路本世紀(jì)80年代開(kāi)始，CMOS逐漸取代TTL，成為集成電路的主導(dǎo)技術(shù)第1講CMOS數(shù)字電路4內(nèi)容提要半導(dǎo)體和半導(dǎo)體和PN結(jié)結(jié)MOS晶體管CMO

2、S門(mén)電路雙極型邏輯和TTL電路第1講CMOS數(shù)字電路5半導(dǎo)體材料硅(Si)硅的晶格結(jié)構(gòu)硅的晶格結(jié)構(gòu)（平面圖）第1講CMOS數(shù)字電路6半導(dǎo)體材料硅(Si)VCC電子移動(dòng)方向電流方向硅的晶格結(jié)構(gòu)硅的晶格結(jié)構(gòu)（平面圖）第1講CMOS數(shù)字電路7半導(dǎo)體的摻雜 半導(dǎo)體中參與導(dǎo)電的實(shí)體載流子(Carrier) 電子 空穴 通過(guò)改變載流子的數(shù)量，可以改變半導(dǎo)體的導(dǎo)電特性 P型摻雜 P：Positive 加入三價(jià)元素雜質(zhì)，例如硼或者銦 增加空穴的數(shù)量 N型摻雜 N：Negative 加入五價(jià)元素雜質(zhì)，例如磷、砷或銻 增加自由電子的數(shù)量第1講CMOS數(shù)字電路8P型半導(dǎo)體B多余的空穴摻雜以后的半導(dǎo)體依舊是電中性（不

3、帶電）的第1講CMOS數(shù)字電路9N型半導(dǎo)體P多余的電子摻雜以后的半導(dǎo)體依舊是電中性（不帶電）的第1講CMOS數(shù)字電路10P-N結(jié)(P-N Junction)耗盡層第1講CMOS數(shù)字電路11P-N結(jié)的導(dǎo)電特性VCC當(dāng)PN結(jié)兩端加上正向偏置電壓時(shí)，PN結(jié)表現(xiàn)出很小的電阻，處于導(dǎo)通狀態(tài)第1講CMOS數(shù)字電路12P-N結(jié)的導(dǎo)電特性VCC當(dāng)PN結(jié)兩端加上反向偏置電壓時(shí)，PN結(jié)表現(xiàn)出很大的電阻，處于截至狀態(tài)PN結(jié)具有單向?qū)щ娞匦?。?講CMOS數(shù)字電路13二極管和三極管N類型半導(dǎo)體P類型半導(dǎo)體二極管三極管雙極型晶體管命名的由來(lái)兩種載流子參與導(dǎo)電。ecbNPNPNP第1講CMOS數(shù)字電路14NPN BJT導(dǎo)

4、通示意圖第1講CMOS數(shù)字電路15部分小結(jié)本征半導(dǎo)體半導(dǎo)體摻雜(P型摻雜、N型摻雜)P-N結(jié)雙極型器件(二極管/三極管)第1講CMOS數(shù)字電路16內(nèi)容提要半導(dǎo)體和PN結(jié)MOS晶體管晶體管CMOS門(mén)電路雙極型邏輯和TTL電路第1講CMOS數(shù)字電路17MOS晶體管結(jié)構(gòu)PMOS晶體管n+n+p類型基底p+p+n類型基底NMOS晶體管Source:源極Gate:柵極Drain:漏極第1講CMOS數(shù)字電路18MOS晶體管工作原理以NMOS晶體管為例 Vgs 0源極 (S)柵極(G)漏極(D)VgsVdsp類型基底19MOS晶體管符號(hào)柵極源極漏極柵極(gate)源極(source)漏極 (drain)Vg

5、sVgsN溝道MOS管P溝道MOS管+-+-Tips：柵極和另外兩個(gè)極之間沒(méi)有什么聯(lián)系。但是柵極和源、漏極之間有電容耦合，在高速電路中會(huì)產(chǎn)生功耗。第1講CMOS數(shù)字電路20由其他材料構(gòu)成的場(chǎng)效應(yīng)管(FET)Amorphous silicon (無(wú)定形硅)Polycrystalline silicon (多晶硅)Organic semiconductors (有機(jī)半導(dǎo)體)H. Sirringhaus, Materials and Applications for Solution-Processed Organic Field-Effect Transistors, Proc. IEEE, pp

6、. 1570-1579, 2009H. Sirringhaus, Device Physics of Solution-Processed Organic Field-Effect Transistors, Adv. Mater. 2005, 17, 24112425第1講CMOS數(shù)字電路21內(nèi)容提要半導(dǎo)體和PN結(jié)MOS晶體管CMOS門(mén)電路門(mén)電路雙極型邏輯和TTL電路第1講CMOS數(shù)字電路22CMOS電路CMOS: Complementary MOS，互補(bǔ)MOS用NMOS和PMOS用互補(bǔ)的方式共用，就形成CMOS。NMOS晶體管和PMOS晶體管總是成對(duì)出現(xiàn)，狀態(tài)互補(bǔ)。常用CMOS門(mén)電路反相器/

7、與非門(mén)/或非門(mén)/與或非門(mén)/或與非門(mén)第1講CMOS數(shù)字電路23CMOS反相器第1講CMOS數(shù)字電路24CMOS反相器的開(kāi)關(guān)模型第1講CMOS數(shù)字電路25CMOS反相器的另一種表示法第1講CMOS數(shù)字電路26CMOS與非門(mén)第1講CMOS數(shù)字電路27CMOS與非門(mén)的開(kāi)關(guān)模型第1講CMOS數(shù)字電路28CMOS與門(mén)第1講CMOS數(shù)字電路29CMOS或非門(mén)CMOS的或門(mén)如何得到？第1講CMOS數(shù)字電路30CMOS非反相器第1講CMOS數(shù)字電路31CMOS與或非門(mén) （AOI門(mén)）用一級(jí)的延遲實(shí)現(xiàn)二級(jí)邏輯（與-或，或-與），在設(shè)計(jì)中比較有用。第1講CMOS數(shù)字電路32其它的門(mén)漏極開(kāi)路門(mén)(Open Drain G

8、ates) - CMOS集電極開(kāi)路門(mén)(Open Collector gates) TTLWire-AND（線與）Tri-state gates（三態(tài)門(mén)）第1講CMOS數(shù)字電路33漏極開(kāi)路門(mén) (OD gate)CMOS反相器（非門(mén)）CMOS漏極開(kāi)路反向器（非門(mén)）上拉電阻第1講CMOS數(shù)字電路34OD門(mén)的邏輯符號(hào)漏極開(kāi)路與非門(mén)第1講CMOS數(shù)字電路35漏極開(kāi)路門(mén)（集電極開(kāi)路門(mén)）的功能1. 電路接口驅(qū)動(dòng)一個(gè)電壓要求更高的器件（或設(shè)備）。例如用CMOS的邏輯門(mén)驅(qū)動(dòng)一個(gè)工作電壓為12V的繼電器高態(tài)輸出只能為5V第1講CMOS數(shù)字電路36漏極開(kāi)路門(mén)（集電極開(kāi)路門(mén)）的功能2. 線與 (Wired AND)考

9、慮右圖的輸出E=?EE=(AB)(CD)第1講CMOS數(shù)字電路集電極開(kāi)路(OC) 門(mén)第1講CMOS數(shù)字電路38三態(tài)門(mén)(Tri-state gates)三態(tài)門(mén)實(shí)例：CMOS的三態(tài)緩沖器39CMOS邏輯系列標(biāo)識(shí)一類CMOS器件（一個(gè)CMOS邏輯系列）- mmFAMnn，其中mm: 74/54，表示民用或軍用FAM：系列助記符，例如HCT，AHC等nn：功能描述代碼74HC30/74HCT30/74AHC30等均表示8輸入與非門(mén)HC/HCTHigh Speed CMOSHigh Speed CMOS, TTL compatibleVHC/VHCT (80s-90s)Very High Speed C

10、MOSVery High Speed CMOS，TTL compatible第1講CMOS數(shù)字電路40內(nèi)容提要半導(dǎo)體和PN結(jié)MOS晶體管CMOS門(mén)電路雙極型邏輯和雙極型邏輯和TTL電路電路第1講CMOS數(shù)字電路41TTL反相器42其它的TTL門(mén)電路TTL與非門(mén)電路TTL或非門(mén)電路TTL與或非門(mén)電路TTL異或門(mén)電路43TTL邏輯系列 74S系列 74LS系列 74AS系列 74ALS系列 74F系列第1講CMOS數(shù)字電路44IC classificationIC technologiesbipolarMOSTTLECLLTTLSTTLLSTTLCMOSPMOSNMOSBiCMOS74HC,74A

11、C,74AHC74LV,74LVC,74ALV74BCT,74ABT,74LVT7474H74LS74AS74ALS45TTL和CMOS電路的接口 需要考慮的因素 噪聲容限 扇出 電容負(fù)載高態(tài)直流高態(tài)直流噪聲容限噪聲容限低態(tài)直流低態(tài)直流噪聲容限噪聲容限46DC Supply Voltage TTL : 5V CMOS: 5V 3.3V 第1講CMOS數(shù)字電路47Input and Output Logic levelVIHVOHVILVOLTTL第1講CMOS數(shù)字電路48CMOS:5V第1講CMOS數(shù)字電路49第1講CMOS數(shù)字電路50Noise Immunity Noise Immunity: ability to tolerate a certain amount of unwanted voltage noise on its inputs without changing its output state.第1講CMOS數(shù)字電路51VIHVIH(min)第1講CMOS數(shù)字電路Noise MarginsVNH=VOH(min)-VIH(min)VNL=VOL(max)-VIL(max)第1講CMOS數(shù)字電路53Example第1講CMOS數(shù)字電路54ExerciseAssumin