移位寄存器及其應(yīng)用

1、移位寄存器及其應(yīng)用實(shí)驗(yàn)?zāi)康恼莆罩幸?guī)模4位雙向寄存器邏輯功能及使用方法。熟悉移位寄存器的應(yīng)用，實(shí)現(xiàn)數(shù)據(jù)的串行、并行轉(zhuǎn)換和構(gòu)成環(huán)形計數(shù)器。實(shí)驗(yàn)原理位寄存器是一個具有移位功能的寄存器，是指寄存器中所存的代碼能夠在移位脈沖 的作用下依次左移或右移。既能左移又能右移的稱為雙向移位寄存器，只需要改變左、右移的控制信號便可實(shí)現(xiàn)雙向移位要求。根據(jù)移位寄存器存取信息的方式不同分為：串入串出、串入并出、并入串出、并入并出四種形式。本實(shí)驗(yàn)選用的4位雙向通用移位寄存器，型號為CC40194或74LS194，兩者功能相同，可互換使用，其邏輯符號及引腳圖如圖101所示。 圖10-1 CC40194的邏輯符號及引腳功能其中

2、D0、D1、D2、D3為并行輸入端；Q0、Q1、Q2、Q3為并行輸出端；SR為右移串行輸入端；SL為左移串行輸入端；S0、S1為操作模式控制端；CR為直接無條件清零端；CP為時鐘脈沖輸入端。CC40194有5種不同操作模式：即并行送數(shù)寄存，右移（方向由Q0-Q3）,左移（方向由Q3Q0），保持及清零。S1、S0和CR端的控制作用如表101功能 輸 入 輸 出CP CRS1 S0SRSLD0D1D2D3Q0Q1Q2Q3 清零00000送數(shù)111abcdabcd右移101DSRDSRQ0Q1Q2左移110DSLQ1Q2Q3DSL保持100Qn0Q1nQ2nQ3n保持1Q0nQ1nQ2nQ3n2、移

3、位寄存器應(yīng)用很廣，可構(gòu)成移位寄存器型計數(shù)器：順序脈沖發(fā)生器；串行累加器；可用數(shù)據(jù)轉(zhuǎn)換，即把串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，或把并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)等。本實(shí)驗(yàn)研究移位寄存器用作環(huán)形計數(shù)器和數(shù)據(jù)的串、并行轉(zhuǎn)換。環(huán)行計數(shù)器 把移位寄存器的輸出反饋到它的串行輸入端，就可以進(jìn)行循環(huán)移位，如圖10-2所示，把輸出端Q 和右移串行輸入端S 相連接，設(shè)初始狀態(tài)Q0Q1Q2Q3=1000,則在時鐘脈沖作用下Q0Q1Q2Q3將依次邊為0100001000011000，如圖10-2所示，可見它是一個具有四個有效狀態(tài)的計數(shù)器，這種類型的計數(shù)器通常稱為環(huán)形計數(shù)器。圖10-2電路可以由各個輸入端輸出在時間上有先后順序的脈沖，因

4、此也可以作為順序脈沖發(fā)生器。 表10-2 環(huán)形計數(shù)器 表10-2 CPQ0Q1Q2Q301000101002001030001 如果將輸出Q0與左移串行輸出端SL相連接，既可達(dá)左移循環(huán)移位。實(shí)現(xiàn)數(shù)據(jù)、并行轉(zhuǎn)換器串行并行轉(zhuǎn)換器 串行并行轉(zhuǎn)換器是指串行輸入的數(shù)碼，經(jīng)轉(zhuǎn)換電路之后變換成并行輸出，圖10-3是用二片CC401949（74LS194）四位雙向移位句寄存器組成的七位串行并行數(shù)據(jù)轉(zhuǎn)換電路。 圖10-3 七位串行并行數(shù)據(jù)轉(zhuǎn)器 電路中S0端接高電平1，S1受Q7控制，二片寄存器連接成串行輸入右移工作模式。Q7是轉(zhuǎn)換結(jié)束標(biāo)志。當(dāng)Q7=1時，S1為0，使之成為S1S0=01的串入右移工作方式，當(dāng)Q7

5、=0時，S1=1，有S1S0=10，則串行送數(shù)結(jié)束，標(biāo)志著串行輸入的數(shù)據(jù)已經(jīng)換成并行輸出了。 串行并行轉(zhuǎn)換的具體過程如下：轉(zhuǎn)換前，CR端加低電平，使1、2兩片寄存器的內(nèi)容清0，此時S1S0=11，寄存器執(zhí)行并入工作方式。當(dāng)?shù)谝粋€CP脈沖到來后，寄存器的輸出狀態(tài)Q0Q7為01111111，與此同 時S1S0變?yōu)?1，轉(zhuǎn)換電路變?yōu)閳?zhí)行串入右移工作方式，串行輸入數(shù)據(jù)由1片的S端加入。隨著CP脈沖的依次輸入，輸出狀態(tài)的變化可列成表10-3所示。 表10-3CPQ0Q1Q2Q3Q4Q5Q6Q7說明000000000清零101111111送數(shù)2d00111111右移操作七次3d1d00111114d2d1

6、d0011115d3d2d1d001116d4d3d2d1d00117d5d4d3d2d1d0018d6d5d4d3d2d1d00901111111送數(shù)由表10-3可見，右移操作七次后，Q7變成0，S1S0又變成11，說明穿行輸入結(jié)束。這時，串行輸入的數(shù)碼已經(jīng)轉(zhuǎn)換成了并行輸出了。當(dāng)再來一個CP脈沖時，電路又重新執(zhí)行一次并行輸入，為第二組串行數(shù)碼轉(zhuǎn)換作好了準(zhǔn)備。并行串行轉(zhuǎn)換器 并行串行轉(zhuǎn)換器是指并行輸入的數(shù)碼經(jīng)轉(zhuǎn)換電路之后，換成串行輸出。圖10-4是用兩片CC40194（74LS194）組成的七位并行串行轉(zhuǎn)換電路，它比圖10-3多了兩只與非門G1和G2，電路工作方式同樣為右移。 圖10-4 七位

7、并行串行轉(zhuǎn)換器 寄存器清“0”后，加一個轉(zhuǎn)換啟動信號（負(fù)脈沖或低電平）。此時，由于方式控制S1S0為11，轉(zhuǎn)換電路執(zhí)行并行輸入操作。當(dāng)?shù)谝粋€CP脈沖到來后，Q0Q1Q2Q3Q4Q5Q6Q7的狀態(tài)為0D1D2D3D4D5D6D7，并行輸入數(shù)碼存入寄存器。從而使得G1輸出為1，G2輸出為0，結(jié)果，S1S2變?yōu)?1，轉(zhuǎn)換電路隨著CP脈沖的加入，開始執(zhí)行右移串行輸出，隨著CP脈沖的依次加入，輸出狀態(tài)依次右移，待右移操作七次后，Q0Q6的狀態(tài)都為高電平1，與非門G1輸出為低電平，G2門輸出為高電平，S1S2又變?yōu)?1，表示并行串行轉(zhuǎn)換結(jié)束，且為第二次并行輸入創(chuàng)造條件。轉(zhuǎn)換過程如表10-4所示。CPQ0Q

8、1Q2Q3Q4Q5Q6Q7 串行輸出00000000010D1D2D3D4D5D6D7210D1D2D3D4D5D6D73110D1D2D3D4D5D6D741110D1D2D3D4D5D6D7511110D1D2D3D4D5D6D76111110D1D2D3D4D5D6D771111110D1D2D3D4D5D6D7811111110D1D2D3D4D5D6D790D1D2D3D4D5D6D7 中規(guī)模集成移位寄存器，其位數(shù)往往以4位居多，當(dāng)需要的位數(shù)多于4位時，可把幾片移位寄存器用級連的方法來擴(kuò)展位數(shù)。 三、實(shí)驗(yàn)設(shè)備及器件1、+5V支流電源 2、 單次脈沖源3、邏輯電平開關(guān) 4、邏輯電平顯示

9、器5、CC401942（74LS194） CC4011（74LS00） CC4068（74LS30）四、實(shí)驗(yàn)內(nèi)容1、測試CC40194（或74LS194）的邏輯功能按圖10-5接線、S1、S0、SL、SR、D0、D1、D2、D3分別接至邏輯開關(guān)的輸出插口：Q0. Q1. Q2 Q3接至邏輯電平顯示輸入插口。CP 端接單次脈沖源。按表10-5所規(guī)定的輸入狀態(tài)，逐項(xiàng)進(jìn)行測試。圖10-5 CC40194邏輯功能測試（1）清除：令=0，其它輸入均為任意態(tài)，這時寄存器輸出Q0、 Q1、 Q2 、Q3應(yīng)均為0。清除后，至=1。 （2）送數(shù)：令=S1=S0=1 ，送入任意4位二進(jìn)制數(shù)，如D0、D1、D2、D

10、3=abcd，加CP脈沖，觀察CP=0、CP由10、三種情況下寄存器輸出狀態(tài)的變化，觀察寄存輸出狀態(tài)變化是否發(fā)生在CP脈沖的上升沿。（3）右移：清零后，令=1， S1=0 S0=1，由右移輸入端SR送入二進(jìn)制數(shù)碼如0100，由CP端連續(xù)加4個脈沖，觀察輸出情況，記錄之。（4）左移：先清零或予至，再令=1 S1=1，S0=0，由左移 輸入端SL送入二進(jìn)制數(shù)碼如1111，連續(xù)加四個CP脈沖，觀察輸出端情況，記錄之。（5）保持：寄存器予置任意4位二進(jìn)制數(shù)碼abcd，令=1，S1=S0=0，加CP脈沖，觀察寄存器輸出狀態(tài)，記錄之。2、環(huán)形計數(shù)器自擬實(shí)驗(yàn)路用并行送數(shù)法予置寄存器為某二進(jìn)制數(shù)碼（如0100

11、），然后進(jìn)行右移循環(huán)，觀察寄存器輸出端狀態(tài)的變化，記入表10-6中。 表10-5清除模 式時鐘串 行輸 入輸 出功能總結(jié)CRS1S0CPSLSRD0D1D2D3Q0Q1Q2Q30111abcd10101011101010101101110111011101100表10-6CP Q0Q1Q2Q30010012343、實(shí)現(xiàn)數(shù)據(jù)的串、并行轉(zhuǎn)換（1）串行輸入、并行輸出按圖10-3接線，進(jìn)行右移串入、并出實(shí)驗(yàn)，串入數(shù)碼自定；改接線路用左移方式實(shí)現(xiàn)并行輸出。自擬表格，記錄之。（2）并行輸入、串行輸出按圖10-4接線，進(jìn)行右移并入、串出實(shí)驗(yàn)，并入數(shù)碼自定。再改接線路用左移方式實(shí)現(xiàn)串行輸出。自擬表格，記錄之。五、實(shí)驗(yàn)預(yù)習(xí)要求1、復(fù)習(xí)有關(guān)寄存器及串行，并行轉(zhuǎn)換器有關(guān)內(nèi)容。2、查閱CC40194、CC4011及CC4068邏輯線路。熟悉其邏輯功能及引腳排列。3、在對CC40194進(jìn)行送數(shù)后，若要使用輸出狻改成另外的數(shù)碼，是否一定要使寄存器清零？4、使寄存器 清零，除采用輸入低電平外，可否采用右移或左移的方法？可否使用并行送數(shù)法？若可行，如何進(jìn)行操作？5、若進(jìn)行循環(huán)左移，圖10-