X86,MIPS,ARMCPU體系結(jié)構(gòu)特點(diǎn)

1、在回答以下問題之前我們有必要說明一下什么是處理器體系結(jié)構(gòu)和體系架構(gòu)。體系架構(gòu)：CPU架構(gòu)是CPU廠商給屬于同一系列的CPU產(chǎn)品定的一個(gè)規(guī)范，主要目的是為了區(qū)分不同類型CPU的重要標(biāo)示。目前市面上的CPU主要分有兩大陣營(yíng)，一個(gè)是intel系列CPU,另一個(gè)是AMD系列CPU體系結(jié)構(gòu)：在計(jì)算世界中，體系Z構(gòu)一詞被用來描述一個(gè)抽象的機(jī)器，而不是一個(gè)具體的機(jī)器實(shí)現(xiàn)。一般而言，一個(gè)CPU的體系結(jié)構(gòu)有一個(gè)指令集加上一些寄存器而組成?！爸噶罴迸c“體系結(jié)構(gòu)”這兩個(gè)術(shù)語(yǔ)是同義詞。問題一：X86,MIPS,ARM 三塊 cpu 的體系結(jié)構(gòu)和特點(diǎn)X86:X86采用了CISC旨令集。在CISC旨令集的各種指令中，大

2、約有20%的指令會(huì)被反復(fù)使用,占整個(gè)程序代碼的80%。而余下的80%的指令卻不經(jīng)常使用，在程序設(shè)計(jì)中只占20%。總線接口部件 BIUBIU總線接口部件由4個(gè)16位段寄存器（DS,ES,SS,CS一個(gè)16位指令指針寄存器（IP）、20位物理地址加法器、6字節(jié)指令隊(duì)列（8088為4字節(jié)）及總線控制電路組成，負(fù)責(zé)與存儲(chǔ)器及I/O端口的數(shù)據(jù)傳送。執(zhí)行部件 EUEU執(zhí)行部件由ALU、寄存器陣列（AX,BX,CX,DX,SI,DI,B8P標(biāo)志寄存器（PSW殍幾個(gè)部分組成，其任務(wù)就是從指令隊(duì)列流中取出指令，然后分析和執(zhí)行指令，還負(fù)責(zé)計(jì)算操作數(shù)的16位偏移地址。寄存器的結(jié)構(gòu)1）數(shù)據(jù)寄存器AXBX、CXDX均為

3、16位的寄存器，它們中的每一個(gè)又可分為高字節(jié)H和低字節(jié)L。即AH、BH、CH、DH及AL、BL、CbDL可作為單獨(dú)的8位寄存器使用。不論16位寄存器還是8位寄存器，它們均可寄存操作數(shù)及運(yùn)算的中間結(jié)果。有少數(shù)指令指定某個(gè)寄存器專用，例如，串操作指令指定CX專門用作記錄串中元素個(gè)數(shù)的計(jì)數(shù)器。2）段寄存器組：CSDSSSES8086/8088的20位物理地址在CPU內(nèi)部要由兩部分相加形成的。SPBP、SIDI是用以指明其偏移地址，即20位物理地址的低16位；而CSDSSSES是用以指明20位物理地址的高16位的，故稱作段寄存器。4個(gè)存儲(chǔ)器使用專一，不能互換，CS識(shí)別當(dāng)前代碼段，DS識(shí)別當(dāng)前數(shù)據(jù)段，S

4、S識(shí)別當(dāng)前堆棧段；ES識(shí)別當(dāng)前附加段。一般情況下，DS和ES都須用戶在程序中設(shè)置初值。3）控制寄存器組：IP和FLAG指令指針I(yè)P用以指明當(dāng)前要執(zhí)行指令的偏移地址（段地址由CS提供）。標(biāo)志寄存器FLAG有16位，用了其中的九位，分兩組：狀態(tài)標(biāo)志和控制標(biāo)志。前者用以記錄狀態(tài)信息，由6位組成，后者用以記錄控制信息由3位組成。6位狀態(tài)標(biāo)志，包才CFAF、OF、SF、PF和ZF,它反映前一次涉及ALU操作的結(jié)果，對(duì)用戶它“只讀不寫”。控制標(biāo)志包括方向標(biāo)志DF,中斷允許標(biāo)志IF及陷阱標(biāo)志TF,中斷允許標(biāo)志IF及陷阱標(biāo)志TF,可通過指令設(shè)置。MIPS:所有指令都是32位編碼；有些指令有26位供目標(biāo)地址編碼

5、；有些則只有16位。因此要想加載任何一個(gè)32位值，就得用兩個(gè)加載指令。16位的目標(biāo)地址意味著，指令的跳轉(zhuǎn)或子函數(shù)的位置必須在64K以內(nèi)（上下32Q;所有的動(dòng)作原理上要求必須在1個(gè)時(shí)鐘周期內(nèi)完成，一個(gè)動(dòng)作一個(gè)階段；有32個(gè)通用寄存器，每個(gè)寄存器32位（對(duì)32位機(jī)）或64位（對(duì)64位機(jī)）；本身沒有任何幫助運(yùn)算判斷的標(biāo)志寄存器，要實(shí)現(xiàn)相應(yīng)的功能時(shí)，是通過測(cè)試兩個(gè)寄存器是否相等來完成的；所有的運(yùn)算都是基于32位的，沒有對(duì)字節(jié)和對(duì)半字的運(yùn)算（MIPS里，字定義為32位，半字定義為16位）；沒有單獨(dú)的棧指令，所有對(duì)棧的操作都是統(tǒng)一的內(nèi)存訪問方式。因?yàn)閜ush和pop指令實(shí)際上是一個(gè)復(fù)合操作，包含對(duì)內(nèi)存的寫

6、入和對(duì)棧指針的移動(dòng)；由于MIPS固定指令長(zhǎng)度，所以造成其編譯后的二進(jìn)制文件和內(nèi)存占用空間比x86的要大，（x86平均指令長(zhǎng)度只有3個(gè)字節(jié)多一點(diǎn)，而MIPS是4個(gè)字節(jié)）；尋址方式：只有一種內(nèi)存尋址方式。就是基地址加一個(gè)16位的地址偏移；內(nèi)存中的數(shù)據(jù)訪問必須嚴(yán)格對(duì)齊（至少4字節(jié)對(duì)齊）；跳轉(zhuǎn)指令只有26位目標(biāo)地址，再加上2位的對(duì)齊位，可尋址28位的空間，即256M;條件分支指令只有16位跳轉(zhuǎn)地址，加上2位的對(duì)齊位，共18位尋址空間，即256K;MIPS默認(rèn)不把子函數(shù)的返回地址（就是調(diào)用函數(shù)的受害指令地址）存放到棧中，而是存放到$31寄存器中；這對(duì)那些葉子函數(shù)有利。如果遇到嵌套的函數(shù)的話，有另外的機(jī)制

7、處理；高度的流水線：*MIPS指令的五級(jí)流水線：（每條指令都包含五個(gè)執(zhí)行階段）第一階段：從指令緩沖區(qū)中取指令。占一個(gè)時(shí)鐘周期；第二階段：從指令中的源寄存器域（可能有兩個(gè)）的值（為一個(gè)數(shù)字，指定$0$31中的某一個(gè)）所代表的寄存器中讀出數(shù)據(jù)。占半個(gè)時(shí)鐘周期；第三階段：在一個(gè)時(shí)鐘周期內(nèi)做一次算術(shù)或邏輯運(yùn)算。占一個(gè)時(shí)鐘周期；第四階段：指令從數(shù)據(jù)緩沖中讀取內(nèi)存變量的階段。從平均來講，大約有3/4的指令在這個(gè)階段沒做什么事情，但它是指令有序性的保證。占一個(gè)時(shí)鐘周期；第五階段：存儲(chǔ)計(jì)算結(jié)果到緩沖或內(nèi)存的階段。占半個(gè)時(shí)鐘周期；所以一條指令要占用四個(gè)時(shí)鐘周期;ARM:ARM處理器是一個(gè)32位元精簡(jiǎn)指令集（RI

8、SC處理器架構(gòu)，其廣泛地使用在許多嵌入式系統(tǒng)設(shè)計(jì)。RISC（ReducedInstructionSetComputer,精簡(jiǎn)指令集計(jì)算機(jī)）RISC體系結(jié)構(gòu)應(yīng)具有如下特點(diǎn)：1）采用固定長(zhǎng)度的指令格式，指令歸整、簡(jiǎn)單、基本尋址方式有23種。2）使用單周期指令，便于流水線操作執(zhí)行。3）大量使用寄存器，數(shù)據(jù)處理指令只對(duì)寄存器進(jìn)行操作，只有加載/存儲(chǔ)指令可以訪問存儲(chǔ)器，以提高指令的執(zhí)行效率。ARM體系結(jié)構(gòu)還采用了一些特別的技術(shù)，在保證高性能的前提下盡量縮小芯片的面積，并降低功耗：1）所有的指令都可根據(jù)前面的執(zhí)行結(jié)果決定是否被執(zhí)行，從而提高指令的執(zhí)行效率。2）可用加載/存儲(chǔ)指令批量傳輸數(shù)據(jù)，以提高數(shù)據(jù)的傳

9、輸效率。寄存器結(jié)構(gòu)ARM處理器共有37個(gè)寄存器，被分為若干個(gè)組（BANK）,這些寄存器包括：1）31個(gè)通用寄存器，包寸程序計(jì)數(shù)器（PC指針），均為32位的寄存器。2）6個(gè)狀態(tài)寄存器，用以標(biāo)識(shí)CPU的工作狀態(tài)及程序的運(yùn)行狀態(tài)，均為32位，目前只使用了其中的一部分。指令結(jié)構(gòu)ARM微處理器的在較新的體系結(jié)構(gòu)中支持兩種指令集：ARM指令集和Thumb指令集。其中，ARM指令為32位的長(zhǎng)度，Thumb指令為16位長(zhǎng)度。Thumb指令集為ARM指令集的功能子集，但與等價(jià)的ARM代碼相比較，可節(jié)省30%40%以上的存儲(chǔ)空間，同時(shí)具備32位代碼的所有優(yōu)點(diǎn)。問題二：arm 和 x86 在體系架構(gòu)上的區(qū)別和各自的

10、優(yōu)點(diǎn)Arm使用RISC結(jié)構(gòu)。X86使用CISC結(jié)構(gòu)。所以要說明兩者的區(qū)別需要從RISC,CISM結(jié)構(gòu)特點(diǎn)來入手：CISCRISC的比較CISCCISCCISC體系的指令特征使用微代碼。指令集可以直接在微代碼記憶體（比主體的速度快很多）里執(zhí)行，新設(shè)計(jì)的處理器，只需增加較少的電晶體就可以執(zhí)行同樣的指令集，也可以很快地編寫新的指令集程式。有龐大的指令集。CISCCISC 體系的優(yōu)缺點(diǎn)優(yōu)點(diǎn)：能夠有效縮短新指令的微代碼設(shè)計(jì)時(shí)間，允許設(shè)計(jì)師實(shí)現(xiàn)CISC體系機(jī)器的向上相容。新的系統(tǒng)可以使用一個(gè)包含早期系統(tǒng)的指令超集合，也就可以使用較早電腦上使用的相同軟體。另外微程式指令的格式與高階語(yǔ)言相匹配，因而編譯器并不

11、一定要重新編寫。缺點(diǎn)：指令集以及晶片的設(shè)計(jì)比上一代產(chǎn)品更復(fù)雜，不同的指令，需要不同的時(shí)鐘周期來完成，執(zhí)行較慢的指令，將影響整臺(tái)機(jī)器的執(zhí)行效率。RISCRISC1）精簡(jiǎn)指令集包含了簡(jiǎn)單、基本的指令，透過這些簡(jiǎn)單、基本的指令，就可以組合成復(fù)雜指令。2）每條指令的長(zhǎng)度都是相同的，可以在一個(gè)單獨(dú)操作里完成。3）大多數(shù)的指令都可以在一個(gè)機(jī)器周期里完成，并且允許處理器在同一時(shí)間內(nèi)執(zhí)行一系列的指令。RISCRISC 體系的優(yōu)缺點(diǎn)：優(yōu)點(diǎn)：在使用相同的晶片技術(shù)和相同運(yùn)行時(shí)鐘下，RISC系統(tǒng)的運(yùn)行速度將是CISC的24倍。由于RISC處理器的指令集是精簡(jiǎn)的，它的記憶體管理單元、浮點(diǎn)單元等都能設(shè)計(jì)在同一塊晶片上。R

12、ISC處理器比相對(duì)應(yīng)的CISC處理器設(shè)計(jì)更簡(jiǎn)單，所需要的時(shí)間將變得更短，并可以比CISC處理器應(yīng)用更多先進(jìn)的技術(shù)，開發(fā)更快的下一代處理器。缺點(diǎn)：多指令的操作使得程式開發(fā)者必須小心地選用合適的編譯器，而且編寫的代碼量會(huì)變得非常大。另外就是RIS斗系的處理器需要更快記憶體，這通常都集成于處理器內(nèi)部，就是L1Cache（一級(jí)緩存）。綜合上面所述，若要再進(jìn)一步比較CISCTRISC之差異，可以由以下幾點(diǎn)來進(jìn)行分析：1 1、指令的形成CISC因指令復(fù)雜，故采用微指令碼控制單元的設(shè)計(jì)，而RISC的指令90%是由硬體直接完成，只有10%的指令是由軟體以組合的方式完成，因此指令執(zhí)行時(shí)間上RISC較短，但RIS

13、C所須ROM空間相對(duì)的比較大，至于RAM使用大小應(yīng)該與程序的應(yīng)用比較有關(guān)系。2 2、定址模式CISC需要較多的定址模式，而RISC只有少數(shù)的定址模式，因此CPU在計(jì)算記憶體有效位址時(shí)，CISC占用的匯流排周期較多（是什么？）。3 3、指令的執(zhí)行CISC指令的格式長(zhǎng)短不一，執(zhí)行時(shí)的周期次數(shù)也不統(tǒng)一，而RISC結(jié)構(gòu)剛好相反，故適合采用管線處理架構(gòu)的設(shè)計(jì)，進(jìn)而可以達(dá)到平均一周期完成一指令的方向努力。因此，在設(shè)計(jì)上RISC較CISCW單， 同時(shí)因?yàn)镃ISC的執(zhí)行步驟過多， 閑置的單元電路等待時(shí)間增長(zhǎng)， 不利于平行處理的設(shè)計(jì)，所以就效能而言RISC較CISC還是站了上風(fēng)，但RISC因指令精簡(jiǎn)化后造成應(yīng)用

14、程式碼變大，需要較大的程式記憶體空間，且存在指令種類較多等等的缺點(diǎn)。綜上來分析 X86X86 和 ARMARM 的區(qū)別：X86X86 指令集有以下幾個(gè)突出的缺點(diǎn)：通用寄存器組一一對(duì)CPU內(nèi)核結(jié)構(gòu)的影響X86指令集只有8個(gè)通用寄存器。所以，CISC的CPU執(zhí)行是大多數(shù)時(shí)間是在訪問存儲(chǔ)器中的數(shù)據(jù)，而不是寄存器中的。這就拖慢了整個(gè)系統(tǒng)的速度。RISC系統(tǒng)往往具有非常多的通用寄存器，并采用了重疊寄存器窗口和寄存器堆等技術(shù)使寄存器資源得到充分的利用。解碼對(duì)CPU的外核的影響解碼器，這是X86CPU才有的東西。其作用是把長(zhǎng)度不定的x86指令轉(zhuǎn)換為長(zhǎng)度固定的類似于RISC的指令，并交給RISC內(nèi)核。解碼分為

15、硬件解碼和微解碼，對(duì)于簡(jiǎn)單的x86指令只要硬件解碼即可，速度較快，而遇到復(fù)雜的x86指令則需要進(jìn)行微解碼，并把它分成若干條簡(jiǎn)單指令，速度較慢且很復(fù)雜。尋址范圍小一一約束了用戶需要（優(yōu)點(diǎn)見CISCt；點(diǎn)）ARMARM 指令集的特點(diǎn)：體積小，低功耗，低成本，高性能；支持Thumb（16位）/ARM（32位）雙指令集，能很好的兼容8位/16位器件;大量使用寄存器，指令執(zhí)行速度更快；大多數(shù)數(shù)據(jù)操作都在寄存器中完成；尋址方式靈活簡(jiǎn)單，執(zhí)行效率高；指令長(zhǎng)度固定；流水線處理方式Load_store結(jié)構(gòu)：在RISC中，所有的計(jì)算都要求在寄存器中完成。而寄存器和內(nèi)存的通信則由單獨(dú)的指令來完成。而在CSIC中，C

16、PU是可以直接對(duì)內(nèi)存進(jìn)行操作的。ARMARM 的一些非 RISCRISC 思想的指令架構(gòu)：允許一些特定指令的執(zhí)行周期數(shù)字可變，以降低功耗，減小面積和代碼尺寸。增加了桶形移位器來擴(kuò)展某些指令的功能。使用了16位白Thumb指令集來提高代碼密度。使用條件執(zhí)行指令來提高代碼密度和性能。使用增強(qiáng)指令來實(shí)現(xiàn)數(shù)據(jù)信號(hào)處理的功能。小結(jié)：X86采用CISC具有大量的復(fù)雜指令、可變的指令長(zhǎng)度、多種的尋址方式這些CISC的特點(diǎn)，也是CISC的缺點(diǎn)，因?yàn)檫@些都大大增加了解碼的難度，而在現(xiàn)在的高速硬件發(fā)展下，復(fù)雜指令所帶來的速度提升早已不及在解碼上浪費(fèi)點(diǎn)的時(shí)間。除了個(gè)人PC市場(chǎng)還在用X86指令集外，服務(wù)器以及更大的系

17、統(tǒng)都早已不用CISCT。x86仍然存在的理由就是為了兼容大量的x86平臺(tái)上的軟件，同時(shí)，它的體系結(jié)構(gòu)組成的實(shí)現(xiàn)不太困難。ARM采用的RISC系最大特點(diǎn)是指令長(zhǎng)度固定，指令格式種類少，尋址方式種類少，大多數(shù)是簡(jiǎn)單指令且都能在一個(gè)時(shí)鐘周期內(nèi)完成，易于設(shè)計(jì)超標(biāo)量與流水線，寄存器數(shù)量多，大量操作在寄存器之間進(jìn)行，因此有較快運(yùn)行速度。因此，ARM處理器才成為是當(dāng)前最流行的處理器系列，是幾種主流的嵌入式處理體系結(jié)構(gòu)之一。問題三：給出 intel 和 amd 在體系架構(gòu)上的區(qū)別和各自的優(yōu)點(diǎn)INTEL與AMD在體系架構(gòu)上的區(qū)別最主要的是在于微架構(gòu)和連接架構(gòu)的區(qū)別。INTEL在微架構(gòu)方面勝于AMD,而AMD在連

18、接架構(gòu)上勝于INTEL.先來說明一下微架構(gòu)和連接架構(gòu)：微架構(gòu)：它描述的是處理器最基礎(chǔ)的指令執(zhí)行部分，包括執(zhí)行的方式和運(yùn)算單元構(gòu)成等。連接架構(gòu)：描述的是處理器和各部分芯片組等的連接方式和數(shù)據(jù)傳輸?shù)?。如果說微架構(gòu)決定了計(jì)算機(jī)大腦的智商，那么連接架構(gòu)所決定的就是神經(jīng)系統(tǒng)的敏銳程度，這兩者相輔相成，從不同的角度對(duì)系統(tǒng)性能產(chǎn)生著重大影響。INTELINTEL 微架構(gòu)上的優(yōu)點(diǎn)：英特爾的Core微架構(gòu)具有四發(fā)射能力，即每個(gè)周期可以同時(shí)對(duì)4條x86指令進(jìn)行解碼，Core微架構(gòu)還結(jié)合了微指令融合和宏指令融合兩項(xiàng)優(yōu)化技術(shù)，同時(shí)可以對(duì)多達(dá)56條指令進(jìn)行處理。 顯然， 在頻率相同的情況下， 處理器的指令并行度越高，

19、實(shí)際性能就越強(qiáng)。 正因?yàn)檫@方面的優(yōu)勢(shì)，Core2Duo處理器才能夠在較低的頻率下保有超越高頻Pentium4的卓越性能。AMDAMD 微架構(gòu)上的缺陷：AMDK8微架構(gòu)同時(shí)只能對(duì)3條指令進(jìn)行解碼，也沒有任何指令優(yōu)化技術(shù)，并行能力遠(yuǎn)遜于英特爾的“Core”以及PentiumM家族所采用的“P6增強(qiáng)”微架構(gòu)。INTELINTEL 連接結(jié)構(gòu)上的缺陷：英特爾平臺(tái)處理器通過前端總線與北橋芯片連接（北橋芯片包括圖形接口控制器和內(nèi)存控制器兩個(gè)邏輯單元），北橋芯片通過特定的總線與南橋芯片連接（南橋芯片則負(fù)責(zé)I/O擴(kuò)展，包括存儲(chǔ)、網(wǎng)絡(luò)、音頻、內(nèi)部擴(kuò)展總線（PCPCIExpressx1）、外部連接總線（并口、串口、

20、USB殍等）。處理器必須通過“前端總線”與北橋芯片相連，然后再經(jīng)由單/雙通道“內(nèi)存總線”才能與內(nèi)存系統(tǒng)實(shí)現(xiàn)數(shù)據(jù)交換，那么只有當(dāng)前端總線的帶寬高于內(nèi)存總線時(shí)，處理器才能夠充分利用內(nèi)存資源。而由于技術(shù)上的限制，前端總線難有大幅度提升的空間，這就注定內(nèi)存瓶頸難以消除。內(nèi)存的訪問延遲一一由于需要前端總線和北橋芯片的中轉(zhuǎn)，處理器的內(nèi)存延遲較長(zhǎng)，導(dǎo)致處理器必須浪費(fèi)很多時(shí)間在數(shù)據(jù)等待上，處理器即便擁有一流的微架構(gòu)，也難以充分發(fā)揮潛能。AMDAMD 連接架構(gòu)上的優(yōu)點(diǎn)：（集成內(nèi)存控制器+ +芯片直連總線）以AMDK8處理器為例子，K8的連接架構(gòu)特點(diǎn)：將內(nèi)存控制器集成于處理器內(nèi)部，處理器核心與內(nèi)存控制器通過超高速

21、、低延時(shí)的內(nèi)部總線連接；引入通用的HyperTransport總線技術(shù)，實(shí)現(xiàn)處理器與處理器、處理器與I/O芯片組之間的高速直連。這兩項(xiàng)技術(shù)有效改變了傳統(tǒng)連接方案的弊病，讓處理器得以充分發(fā)揮自身潛能而不會(huì)被內(nèi)存系統(tǒng)拖后腿，同時(shí)也有利于構(gòu)建更強(qiáng)大的多路并行計(jì)算系統(tǒng)。在多路服務(wù)器領(lǐng)域，集成內(nèi)存控制器的設(shè)計(jì)讓每顆處理器都擁有屬于自己的內(nèi)存系統(tǒng)，不會(huì)再有任何因資源分享造成的性能降低或存取沖突之類的問題，系統(tǒng)的多路擴(kuò)展也變得更加容易。HyperTranport更大的意義體現(xiàn)在多處理器的擴(kuò)展AMDK8微架構(gòu)中包含三個(gè)獨(dú)立的HyperTranport控制器，可支持三路HyperTranport總線輸出，這三路

22、總線可以根據(jù)需要同其他的處理器和I/O控制芯片連接，進(jìn)而建立起一套完整的高性能計(jì)算單元。結(jié)合上述兩項(xiàng)技術(shù)，K8微架構(gòu)非常適合用于構(gòu)建超級(jí)計(jì)算機(jī)系統(tǒng)?，F(xiàn)在內(nèi)存控制器由處理器所整合，芯片組的功能僅剩下圖形接口控制器/整合圖形和I/O擴(kuò)展，這兩個(gè)部分的功能都非常穩(wěn)定，沒有迫切升級(jí)的必要，而且處理器與芯片組連接的HyperTranport總線也是非常穩(wěn)定。 計(jì)算機(jī)的主板就變成一個(gè)規(guī)格穩(wěn)定的承載平臺(tái)，用戶如果要進(jìn)行硬件升級(jí)，只要更換處理器或升級(jí)內(nèi)存即可。從用戶的角度來看，選擇AMD平臺(tái)可以讓計(jì)算機(jī)擁有更長(zhǎng)的生命周期，相比之下，英特爾當(dāng)前的Core2Duo平臺(tái)就缺乏這個(gè)優(yōu)勢(shì)。問題四：針對(duì)目前的多核 cpu

23、,目前軟件編程上存在哪些問題?提出解決問題方案或設(shè)想。多核心處理器與之前的單核心處理器有很大的不同就是它需要軟件的支持，只有基于線程化的軟件硬應(yīng)用上多核心處理器才能發(fā)揮出應(yīng)有的效能，因此多核心處理器的最大問題就是軟件問題。之所以要提出多核心處理器，就要涉及到CPU的性能發(fā)展趨勢(shì)：之前CPU性能的提升主要靠：1、時(shí)鐘速度2、執(zhí)行優(yōu)化3、緩存現(xiàn)在由于物理技術(shù)的限制，1,2兩點(diǎn)已經(jīng)頻臨極限。剩下3可以使用。所以如今主要的提升方向?yàn)椋?、超線程2、多核3、緩存其中多核正如上面所說的只有寫得較好的多線程應(yīng)用才能真正發(fā)揮多核的作用。單線程應(yīng)用無法享受到好處。正如早期編程從結(jié)構(gòu)化到面向?qū)ο缶幊痰母母?，多核的出現(xiàn)使軟件編程面臨了有一個(gè)改革：并發(fā)程序的編寫。并發(fā)程序的編寫是困難的：因?yàn)榇蠖鄶?shù)計(jì)算機(jī)和編程語(yǔ)言發(fā)明之初就是按照馮諾依曼理論進(jìn)行設(shè)計(jì)的。根據(jù)馮諾依曼的理論，CPU是按照程序指令，一條