PROTELDXPDRC規(guī)則英文對(duì)照

1、PROTEL DXP2004 DRC 規(guī)則英文對(duì)照一、Error Reporting 錯(cuò)誤報(bào)告A：Violations Associated with Buses 有關(guān)總線電氣錯(cuò)誤的各類型（共12項(xiàng)）1. bus indices out of range 總線分支索引超出范圍 2. Bus range syntax errors 總線范圍的語法錯(cuò)誤 3. Illegal bus range values 非法的總線范圍值 4. Illegal bus definitions 定義的總線非法 5. Mismatched bus label ordering 總線分支網(wǎng)絡(luò)標(biāo)號(hào)錯(cuò)誤排序 6. Mis

2、matched bus/wire object on wire/bus 總線/導(dǎo)線錯(cuò)誤的連接導(dǎo)線/總線 7. Mismatched bus widths 總線寬度錯(cuò)誤 8. Mismatched bus section index ordering 總線范圍值表達(dá)錯(cuò)誤 9. Mismatched electrical types on bus 總線上錯(cuò)誤的電氣類型 10. Mismatched generics on bus (first index) 總線范圍值的首位錯(cuò)誤 11. Mismatched generics on bus (second index) 總線范圍值末位錯(cuò)誤 12.

3、Mixed generics and numeric bus labeling 總線命名規(guī)則錯(cuò)誤 13.14. B：Violations Associated Components 有關(guān)元件符號(hào)電氣錯(cuò)誤（共20項(xiàng)） 15. Component Implementations with duplicate pins usage 元件管腳在原理圖中重復(fù)被使用 16. Component Implementations with invalid pin mappings 元件管腳在應(yīng)用中和PCB封裝中的焊盤不符 17. Component Implementations with missing p

4、ins in sequence 元件管腳的序號(hào)出現(xiàn)序號(hào)丟失 18. Component contaning duplicate sub-parts 元件中出現(xiàn)了重復(fù)的子部分 19. Component with duplicate Implementations 元件被重復(fù)使用 20. Component with duplicate pins 元件中有重復(fù)的管腳 21. Duplicate component models 一個(gè)元件被定義多種重復(fù)模型 22. Duplicate part designators 元件中出現(xiàn)標(biāo)示號(hào)重復(fù)的部分 23. Errors in component mo

5、del parameters 元件模型中出現(xiàn)錯(cuò)誤的的參數(shù) 24. Extra pin found in component display mode 多余的管腳在元件上顯示 25. Mismatched hidden pin component 元件隱藏管腳的連接不匹配 26. Mismatched pin visibility 管腳的可視性不匹配 27. Missing component model parameters 元件模型參數(shù)丟失 28. Missing component models 元件模型丟失 29. Missing component models in model fi

6、les 元件模型不能在模型文件中找到 30. Missing pin found in component display mode 不見的管腳在元件上顯示 31. Models found in different model locations 元件模型在未知的路徑中找到 32. Sheet symbol with duplicate entries 方框電路圖中出現(xiàn)重復(fù)的端口 33. Un-designated parts requiring annotation 未標(biāo)記的部分需要自動(dòng)標(biāo)號(hào) 34. Unused sub-part in component 元件中某個(gè)部分未使用 C：vio

7、lations associated with document 相關(guān)的文檔電氣錯(cuò)誤（共10項(xiàng)）1. conflicting constraints 約束不一致的 2. duplicate sheet symbol name 層次原理圖中使用了重復(fù)的方框電路圖 3. duplicate sheet numbers 重復(fù)的原理圖圖紙序號(hào) 4. missing child sheet for sheet symbol 方框圖沒有對(duì)應(yīng)的子電路圖 5. missing configuration target 缺少配置對(duì)象 6. missing sub-project sheet for compon

8、ent 元件丟失子項(xiàng)目 7. multiple configuration targets 無效的配置對(duì)象 8. multiple top-level document 無效的頂層文件 9. port not linked to parent sheet symbol 子原理圖中的端口沒有對(duì)應(yīng)到總原理圖上的端口 10. sheet enter not linked to child sheet 方框電路圖上的端口在對(duì)應(yīng)子原理圖中沒有對(duì)應(yīng)端口 D：violations associated with nets 有關(guān)網(wǎng)絡(luò)電氣錯(cuò)誤（共19項(xiàng)）1. adding hidden net to sheet

9、 原理圖中出現(xiàn)隱藏網(wǎng)絡(luò) 2. adding items from hidden net to net 在隱藏網(wǎng)絡(luò)中添加對(duì)象到已有網(wǎng)絡(luò)中 3. auto-assigned ports to device pins 自動(dòng)分配端口到設(shè)備引腳 4. duplicate nets 原理圖中出現(xiàn)重名的網(wǎng)絡(luò) 5. floating net labels 原理圖中有懸空的網(wǎng)絡(luò)標(biāo)簽 6. global power-objects scope changes 全局的電源符號(hào)錯(cuò)誤 7. net parameters with no name 網(wǎng)絡(luò)屬性中缺少名稱 8. net parameters with no v

10、alue 網(wǎng)絡(luò)屬性中缺少賦值 9. nets containing floating input pins 網(wǎng)絡(luò)包括懸空的輸入引腳 10. nets with multiple names 同一個(gè)網(wǎng)絡(luò)被附加多個(gè)網(wǎng)絡(luò)名 11. nets with no driving source 網(wǎng)絡(luò)中沒有驅(qū)動(dòng) 12. nets with only one pin 網(wǎng)絡(luò)只連接一個(gè)引腳 13. nets with possible connection problems 網(wǎng)絡(luò)可能有連接上的錯(cuò)誤 14. signals with multiple drivers 重復(fù)的驅(qū)動(dòng)信號(hào) 15. sheets contai

11、ning duplicate ports 原理圖中包含重復(fù)的端口 16. signals with load 信號(hào)無負(fù)載 17. signals with drivers 信號(hào)無驅(qū)動(dòng) 18. unconnected objects in net 網(wǎng)絡(luò)中的元件出現(xiàn)未連接對(duì)象 19. unconnected wires 原理圖中有沒連接的導(dǎo)線 E：Violations associated with others有關(guān)原理圖的各種類型的錯(cuò)誤(3項(xiàng))1. No Error 無錯(cuò)誤 2. Object not completely within sheet boundaries 原理圖中的對(duì)象超出了圖紙

12、邊框 3. Off-grid object原理圖中的對(duì)象不在格點(diǎn)位置 F：Violations associated with parameters 有關(guān)參數(shù)錯(cuò)誤的各種類型1. same parameter containing different types 相同的參數(shù)出現(xiàn)在不同的模型中 2. same parameter containing different values 相同的參數(shù)出現(xiàn)了不同的取值 二、Comparator 規(guī)則比較A：Differences associated with components 原理圖和PCB上有關(guān)的不同(共16項(xiàng))1. Changed channe

13、l class name 通道類名稱變化 2. Changed component class name 元件類名稱變化 3. Changed net class name 網(wǎng)絡(luò)類名稱變化 4. Changed room definitions 區(qū)域定義的變化 5. Changed Rule 設(shè)計(jì)規(guī)則的變化 6. Channel classes with extra members 通道類出現(xiàn)了多余的成員 7. Component classes with extra members 元件類出現(xiàn)了多余的成員 8. Difference component 元件出現(xiàn)不同的描述 9. Differ

14、ent designators 元件標(biāo)示的改變 10. Different library references 出現(xiàn)不同的元件參考庫 11. Different types 出現(xiàn)不同的標(biāo)準(zhǔn) 12. Different footprints 元件封裝的改變 13. Extra channel classes 多余的通道類 14. Extra component classes 多余的元件類 15. Extra component 多余的元件 16. Extra room definitions 多余的區(qū)域定義 B：Differences associated with nets 原理圖和PCB

15、上有關(guān)網(wǎng)絡(luò)不同（共6項(xiàng)）1. Changed net name 網(wǎng)絡(luò)名稱出現(xiàn)改變 2. Extra net classes 出現(xiàn)多余的網(wǎng)絡(luò)類 3. Extra nets 出現(xiàn)多余的網(wǎng)絡(luò) 4. Extra pins in nets 網(wǎng)絡(luò)中出現(xiàn)多余的管腳 5. Extra rules 網(wǎng)絡(luò)中出現(xiàn)多余的設(shè)計(jì)規(guī)則 6. Net class with Extra members 網(wǎng)絡(luò)中出現(xiàn)多余的成員 C：Differences associated with parameters 原理圖和PCB上有關(guān)的參數(shù)不同（共3項(xiàng)）1. Changed parameter types 改變參數(shù)類型 2. Chang

16、ed parameter value 改變參數(shù)的取值 3. Object with extra parameter 對(duì)象出現(xiàn)多余的參數(shù) 【Violations Associated with Buses】欄總線電氣錯(cuò)誤類型（1）【Bus indices out of range】：總線分支索引超出范圍?？偩€和總線分支線共同完成電氣連接，每個(gè)總線分支線都有自己的索引，當(dāng)分支線索引超出了總線的索引范圍時(shí)，將違反該規(guī)則。（2）【Bus range syntax errors】：總線范圍的語法錯(cuò)誤?？偩€的命名通常是由系統(tǒng)缺省設(shè)置的，但用戶也可以自己命名總線，當(dāng)用戶的命名違反總線的命名規(guī)則時(shí)，將違反該規(guī)

17、則。（3）【Illegal bus definition】：非法的總線定義。例如，總線與導(dǎo)線相連時(shí)，將違反該規(guī)則。（4）【Illegal bus range values】：非法的總線范圍值。總線的范圍及總線分支線的數(shù)目，當(dāng)兩者不相等時(shí)，將違反該規(guī)則。（5）【Mismatched bus label ordering】：總線分支線的網(wǎng)絡(luò)標(biāo)號(hào)的錯(cuò)誤排列。通常總線分支線是按升序或降序排列，不符合此條件時(shí)將違反該規(guī)則。（6）【Mismatched bus widths】：總線寬度的不匹配。（7）【Mismatched Bus-Section index ordering】：總線索引的錯(cuò)誤排序。（8）

18、【Mismatched Bus/Wire object in Wire/Bus】：導(dǎo)線與總線間的不匹配。（9）【Mismatched electrical types on bus】：總線上電氣類型的錯(cuò)誤。（10）【Mismatched Generics on bus(First Index)】：總線范圍值的首位錯(cuò)誤?？偩€首位英語總線分支線的首位對(duì)應(yīng)，如果不滿足，將違反該規(guī)則。（11）【Mismatched Generics on bus(Second Index)】：總線范圍值的末位錯(cuò)誤。（12）【Mixed generic and numeric bus labeling】：總線網(wǎng)絡(luò)標(biāo)號(hào)的

19、錯(cuò)誤。采用了數(shù)字和符號(hào)的混合編號(hào)。? 【Violations Associated with Components】欄元件電氣錯(cuò)誤類型（1）【Component Implementation with duplicate pins usage】：原理圖中元件的管腳被重復(fù)使用了。（2）【Component Implementation with invalid pin mappings】：出現(xiàn)了非法的元件管腳封裝。元件的管腳應(yīng)與管腳的封裝一一對(duì)應(yīng)，不匹配時(shí)將違反該規(guī)則。（3）【Component Implementation with missing pins in sequence】：元件管腳

20、序號(hào)丟失。元件管腳的命名出現(xiàn)不連貫的序號(hào)，將違反該規(guī)則。（4）【Component containing duplicate sub-parts】：元件中包含了重復(fù)的子元件。（5）【Component with duplicate Implementations】：在一個(gè)原理圖中元件被重復(fù)使用了，該錯(cuò)誤通常出現(xiàn)在層次原理圖的設(shè)計(jì)中。（6）【Component with duplicate pins】：元件中出現(xiàn)了重復(fù)的管腳（7）【Duplicate Component Models】：一個(gè)元件被定義多種重復(fù)模型。（8）【Duplicate Part Designator】：存在重復(fù)的元件標(biāo)號(hào)。

21、（9）【Errors in Component Model Parameters】:元件模型中出現(xiàn)參數(shù)錯(cuò)誤。（10）【Extra pin found in component display mode】：元件顯示模型中出現(xiàn)多余的管腳。（11）【Mismatched hidden pin connections】：隱藏管腳的電氣連接錯(cuò)誤。（12）【Mismatched pin visibility】：管腳的顯示與用戶的設(shè)置不匹配。（13）【Missing Component Model Parameters】：元件模型參數(shù)丟失。（14）【Missing Component Models】：元件模

22、型丟失。（15）【Missing Component Models in Model Files】：元件模型在模型文件中找不到。（16）【Missing pin found in component display mode】：元件的顯示中缺少某一管腳。（17）【Models Found in Different Model Locations】：元件模型在另一路徑而不是在指定路徑中找到。（18）【Sheet Symbol with duplicate entries】：方塊電路圖中出現(xiàn)了重復(fù)的端口。為防止該規(guī)則被違反，建議用戶在進(jìn)行層次原理圖的設(shè)計(jì)時(shí)，在單張?jiān)韴D上采用網(wǎng)絡(luò)標(biāo)號(hào)的形式建立電氣

23、連接，而不同的原理圖間采用端口建立電氣連接。（19）【Un-Designated parts requiring annotation】：未被標(biāo)號(hào)的元件需要自動(dòng)標(biāo)號(hào)。（20）【Unused sub-part in component】：集成元件的某一部分在原理圖中未被使用。通常對(duì)未被使用的部分采用管腳懸空的方法，即不進(jìn)行任何的電氣連接。? 【Violations Associated with documents】欄文檔電氣連接錯(cuò)誤類型（1）【Conflicting Constraints】：互相矛盾的制約屬性。（2）【Duplicate sheet numbers】：重復(fù)的圖紙編號(hào)。（3）【

24、Duplicate sheet Symbol names】：層次原理圖中出現(xiàn)了重復(fù)的方塊電路圖。（4）【Missing child sheet for sheet symbol】：方塊電路圖中缺少對(duì)應(yīng)的子原理圖。（5）【Missing Configuration Target】：缺少任務(wù)配置。（6）【Missing sub-Project sheet for component】：元件丟失子項(xiàng)目。有些元件可以定義子項(xiàng)目，當(dāng)定義的子項(xiàng)目在固定的路徑中找不到時(shí)將違反該規(guī)則。（7）【Multiple Configuration Targets】：出現(xiàn)多重任務(wù)配置。（8）【Multiple Top-L

25、evel Documents】：多重一級(jí)文檔。（9）【Port not linked to parent sheet symbol】：子原理圖中電路端口與主方塊電路中端口間的電氣連接錯(cuò)誤。（10）【Sheet Entry not linked child sheet】電路端口與子原理圖間存在電氣連接錯(cuò)誤。? 【Violations Associated with Nets】欄網(wǎng)絡(luò)電氣連接錯(cuò)誤類型（1）【Adding hidden net to sheet】：原理圖中出現(xiàn)隱藏的網(wǎng)絡(luò)。（2）【Adding Items from hidden net to net 】：從隱藏網(wǎng)絡(luò)中添加對(duì)象到已有網(wǎng)絡(luò)

26、中。（3）【Auto-Assigned Ports To Device Pins】：（4）【Duplicate Nets】：原理圖中出現(xiàn)了重復(fù)的網(wǎng)絡(luò)。（5）【Floating net labels】：原理圖中出現(xiàn)了懸空的網(wǎng)絡(luò)標(biāo)號(hào)。（6）【Floating power objects】：原理圖中出現(xiàn)了懸空的電源符號(hào)。（7）【Global Power-Object scope changes】：全局的電源符號(hào)錯(cuò)誤。（8）【Net Parameters with no name】：網(wǎng)絡(luò)屬性中缺少名字。（9）【Net Parameters with no value】：網(wǎng)絡(luò)屬性中缺少賦值。（10）【Nets containi