劉開(kāi)題報(bào)告自適應(yīng)噪聲對(duì)消濾波器的仿真及其FPGA實(shí)現(xiàn)

1、畢業(yè)（學(xué)位）論文選題報(bào)告姓 名劉紅梅學(xué)號(hào)G09246294已修學(xué)分30所屬學(xué)院傳播與影視藝術(shù)學(xué)院專業(yè)學(xué)位領(lǐng)域軟件工程指導(dǎo)教師陳道珍 陳振選題時(shí)間2011年6月研究方向算法分析與信號(hào)處理論文題目自適應(yīng)噪聲對(duì)消濾波器的仿真及其FPGA實(shí)現(xiàn)一、課題來(lái)源與選題依據(jù)（課題來(lái)源、選題的目的與意義，與選題有關(guān)的國(guó)內(nèi)外發(fā)展現(xiàn)狀和動(dòng)態(tài)，附主要參考文獻(xiàn)）自適應(yīng)濾波器的研究集中在自適應(yīng)算法的研究與如何用硬件實(shí)現(xiàn)高性能濾波器兩個(gè)方面。其中，自適應(yīng)算法的研究已經(jīng)比較成熟。最常用的算法有LMS（Least Mean Squares，最小均方誤差）算法和RLS（Recursive least Square，最小二乘）算法以

2、及在此基礎(chǔ)上的一些改進(jìn)算法，如歸一化LMS算法、LMS牛頓算法、子帶分解算法、QR（Quick Response,快速反應(yīng)）分解算法、變步長(zhǎng)LMS算法等10-11?；赒R分解的RLS算法通過(guò)直接處理經(jīng)QR分解的輸入數(shù)據(jù)矩陣來(lái)完成最小二乘權(quán)向量的計(jì)算，在數(shù)值上比標(biāo)準(zhǔn)的RLS算法更穩(wěn)定且適合采用脈動(dòng)陣列來(lái)實(shí)現(xiàn)，基于此，本文選擇基于QR分解的RLS算法為研究對(duì)象，探討適合FPGA硬件實(shí)現(xiàn)的高效的脈動(dòng)陣列結(jié)構(gòu)實(shí)現(xiàn)方案。在硬件實(shí)現(xiàn)方面，由于DSP處理器采用改進(jìn)的哈佛結(jié)構(gòu)，程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器獨(dú)立編址，允許同時(shí)存取程序和數(shù)據(jù)，內(nèi)置高速的MAC（Multiplier/Accumulator，乘法累加器）

3、和增強(qiáng)的多級(jí)流水線以及專用的存儲(chǔ)器和適用于高速數(shù)據(jù)處理的總線結(jié)構(gòu)，使得DSP（Digital Signal Processing，數(shù)字信號(hào)處理器）處理器具有高速的數(shù)據(jù)運(yùn)算能力。所以采用通用DSP數(shù)字信號(hào)處理器實(shí)現(xiàn)自適應(yīng)濾波器一直是自適應(yīng)濾波器硬件實(shí)現(xiàn)的研究熱點(diǎn)。遲男,劉杰等人在TMS320C32芯片通過(guò)擴(kuò)展EPROM(Erasable Programmable ROM，可擦除可編程ROM)和RAM（Random Access Memory，隨機(jī)存儲(chǔ)器），使用AD1674A/D轉(zhuǎn)化器件，實(shí)現(xiàn)了最高采樣頻率為100KHz的30階LMS自適應(yīng)濾波器12。王麗芳等人設(shè)計(jì)了基于DSP處理器的16階LMS

4、自適應(yīng)濾波器，自適應(yīng)濾波器的采樣頻率為500Hz,實(shí)現(xiàn)了對(duì)256個(gè)采樣點(diǎn)進(jìn)行自適應(yīng)濾波13。陸斌等人采用TMS320C30數(shù)字信號(hào)處理器和IMSA110專用濾波器并行處理的方法設(shè)計(jì)了用于直接序列的擴(kuò)頻接收系統(tǒng)的自適應(yīng)均衡濾波器14。馬俊等人采用TI公司的TMS320C54X作為核心芯片設(shè)計(jì)了自適應(yīng)濾波器15。趙慧民等人在TMS320處理器上實(shí)現(xiàn)了自適應(yīng)權(quán)向量濾波器，完成了信號(hào)采樣頻率為80KHz的自適應(yīng)濾波器的設(shè)計(jì)16?？梢钥隙ǖ氖牵跀?shù)據(jù)處理速度要求不高的場(chǎng)合，這些用通用DSP通用數(shù)字信號(hào)處理器實(shí)現(xiàn)的自適應(yīng)濾波器能很好的滿足系統(tǒng)的需求，DSP通用數(shù)字信號(hào)處理器具有較大的優(yōu)勢(shì)17-19。但是隨

5、著信息化的進(jìn)程加快，電子系統(tǒng)性能越來(lái)越強(qiáng)大，需要處理的數(shù)據(jù)量越來(lái)越大，對(duì)于數(shù)據(jù)處理的實(shí)時(shí)性要求也越來(lái)越高。DSP處理器由于沒(méi)有擺脫傳統(tǒng)的CPU（Central Processing Unit，中央處理器）順序工作的模式，特別是DSP處理器采用軟件指令順序執(zhí)行的方式，單一DSP數(shù)字信號(hào)處理器的數(shù)據(jù)處理速率很難達(dá)到高性能高速實(shí)時(shí)系統(tǒng)的需求（比如3G和4G通信中幾十、幾百兆甚至上G比特每秒的數(shù)據(jù)處理速率）20。而使用多片DSP數(shù)字信號(hào)處理器組合由于采用過(guò)多的外部接口電路使得信號(hào)通道過(guò)長(zhǎng)、過(guò)于復(fù)雜，成本也成倍地提高。因此采用新的電子器件進(jìn)行數(shù)字信號(hào)處理以滿足現(xiàn)代電子系統(tǒng)高速數(shù)據(jù)處理速率要求勢(shì)在必行。F

6、PGA（Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列）器件采用全硬件并行執(zhí)行的結(jié)構(gòu)，具有DSP通用處理器無(wú)可媲美的數(shù)據(jù)處理速度優(yōu)勢(shì)。特別是隨著FPGA技術(shù)的發(fā)展，百萬(wàn)門級(jí)甚至千萬(wàn)門級(jí)大容量FPGA芯片的出現(xiàn)，電子技術(shù)已經(jīng)進(jìn)入了SOPC（Systems on a Programmable Chip，可編程片上系統(tǒng)）階段。因此，用FPGA實(shí)現(xiàn)自適應(yīng)濾波器，是自適應(yīng)濾波器硬件實(shí)現(xiàn)的發(fā)展方向，也是滿足高速實(shí)時(shí)數(shù)據(jù)處理性能的最佳途徑。因此，研究自適應(yīng)濾波器的FPGA實(shí)現(xiàn)具有重要的意義21-23。Hesener, A等人于1996年在FPGA上實(shí)現(xiàn)了數(shù)據(jù)處理速率達(dá)5M的8階

7、8位FIR濾波器24。Woolfries, N.等人用FPGA實(shí)現(xiàn)了自適應(yīng)堆棧濾波器，并應(yīng)用于圖象處理25。Dawood, A.等人用FPGA開(kāi)發(fā)了自適應(yīng)FIR濾波器并與DSP通用數(shù)字信號(hào)處理器方案進(jìn)行了比較研究26-33。國(guó)內(nèi)起步相對(duì)較晚，李國(guó)峰等人通過(guò)編寫底層VHDL代碼在Altera公司的flex10k10系列器件上設(shè)計(jì)出最高數(shù)據(jù)處理速率為5M的8階8位LMS最小均方誤差FIR有限沖擊響應(yīng)自適應(yīng)濾波器5。江和平，李飚，沈振康等人在Xilinx公司的XCV50器件上完成了能運(yùn)行在66MHz的時(shí)鐘的實(shí)時(shí)自適應(yīng)卡爾曼濾波器的設(shè)計(jì)，能處理60幀/秒1024×1024的視頻圖象去噪34。

8、高清運(yùn)，李學(xué)初等人在flex10e30上實(shí)現(xiàn)的自適應(yīng)濾波器實(shí)現(xiàn)了最大數(shù)據(jù)處理速度為25MHz的自適應(yīng)濾波器35。劉雄飛、高金定等人在Altera公司flex10ke10系列芯片上實(shí)現(xiàn)了數(shù)據(jù)處理速率為36.63MHz自適應(yīng)濾波器36。李昕等人設(shè)計(jì)了數(shù)據(jù)處理速度為35.24MHz的8階歸一化LMS（DNLMS）自適應(yīng)濾波器，但其所使用的目標(biāo)器件不詳37。這些自適應(yīng)濾波器的FPGA實(shí)現(xiàn)都是通過(guò)編寫底層HDL語(yǔ)言實(shí)現(xiàn)的，這種方法開(kāi)發(fā)周期長(zhǎng)，開(kāi)發(fā)難度也大，調(diào)試也比較困難38-40。目前，在用FPGA實(shí)現(xiàn)數(shù)字電路與系統(tǒng)設(shè)計(jì)方面已經(jīng)有了全新的設(shè)計(jì)理念、工具與設(shè)計(jì)流程。世界上兩大CPLD/FPGA器件供應(yīng)商A

9、ltera公司和Xilinx公司分別推出了面向DSP數(shù)字系統(tǒng)開(kāi)發(fā)的系統(tǒng)級(jí)工具DSP Builder。它們可以作為Matlab/Simulink中的一個(gè)工具包， FPGA數(shù)字系統(tǒng)設(shè)計(jì)完全可以通過(guò)Simulink的圖形化界面進(jìn)行，只要調(diào)用DSP Builder或System Generator工具箱中的模塊完成數(shù)字系統(tǒng)的建模即可，這種全新的設(shè)計(jì)理念是EDA技術(shù)研究的前沿與發(fā)展的方向36。因此，嘗試用DSP Builder系統(tǒng)建模的方法來(lái)設(shè)計(jì)自適應(yīng)濾波器，是設(shè)計(jì)理念的一大創(chuàng)新，具有很大的實(shí)際意義。參考文獻(xiàn)1 Paulo S.R.Diniz. Adaptive Filtering: Algorithm

10、s and Practical Implementation (Second Edition). Boston：Kluwer Academic Publishers, 2004.162 高金定.基于FPGA的高速采樣自適應(yīng)濾波系統(tǒng)的研究碩士學(xué)位論文.長(zhǎng)沙：中南大學(xué)，20063美Simon Haykin著，鄭寶玉等譯.自適應(yīng)濾波器原理（第四版）.北京：電子工業(yè)出版社，2003.1244 儲(chǔ)昭碧,張崇巍,馮小英. 基于自適應(yīng)濾波器的時(shí)頻分析.自動(dòng)化學(xué)報(bào)，2009,35（11）：142014295 李國(guó)峰.數(shù)字通信中自適應(yīng)濾波器的研究博士學(xué)位論文.天津：南開(kāi)大學(xué)，20026 吳正茂.自適應(yīng)濾波器及其

11、應(yīng)用研究.南昌水專學(xué)報(bào)，2004，23（2）：36387 D.G.Luenberger. Introduction to Linear and Nonlinear Programming. Addison Wesley, Reading, MA, 19738 M.L.Honing and D.G.Messerschmitt. Adaptive Filters: Structures, Algorithms, and Applications. Boston：Kluwer Academic Publishers, 1984.2219 徐常勝，周兆英，李杰.自適應(yīng)濾波的原理與應(yīng)用.中國(guó)儀器儀表，1

12、994，（6）：8910 鄒燕碧，高鷹.自適應(yīng)濾波算法綜述.廣州大學(xué)學(xué)報(bào)（自然科學(xué)版），2002，1（2）：4450, J.Torresen. Implementing evolution of FIR-filters efficiently in an FPGA. Proceedings,. NASA/DoD Conference on Evolvable Hardware, 2003. 262912 遲男,劉杰. 浮點(diǎn)DSP 實(shí)現(xiàn)自適應(yīng)濾波的研究. 北方交通大學(xué)學(xué)報(bào)，2000，24（5）：677013 王麗芳，陳益平. 基于DSP的自適應(yīng)濾波器的實(shí)現(xiàn).計(jì)算機(jī)仿真，2009,26（9）：28

13、128414 陸斌，李正茂，李樂(lè)民.高速自適應(yīng)干擾抑制系統(tǒng)及實(shí)現(xiàn)技術(shù)研究.電子科技大學(xué)學(xué)報(bào)，1996，25（9）：46647015 馬俊,段新文,趙建飛. 自適應(yīng)濾波器LMS 算法的DSP 實(shí)現(xiàn). 現(xiàn)代電子技術(shù)，2008，（13）：16917116 趙慧民,方毓景,余順爭(zhēng),張光昭. 格型濾波自適應(yīng)權(quán)向量法的DSP 實(shí)現(xiàn).中山大學(xué)學(xué)報(bào)（自然科學(xué)版）1999，38（5）：222617 陳善繼. 基于TMS320C6701 的自適應(yīng)濾波器設(shè)計(jì)與調(diào)試.現(xiàn)代電子技術(shù)，2008,（17）：919318 田亞菲,李哲,鄧曉燕.基于TMS320C6713DSK 的自適應(yīng)濾波器實(shí)現(xiàn).微計(jì)算機(jī)信息，2009,25

14、（1）：13513619 宋立業(yè),王景勝,彭繼慎.自適應(yīng)濾波器的算法研究及DSP仿真實(shí)現(xiàn).現(xiàn)代電子技術(shù)，2009，（5）：11211520 潘松，黃繼業(yè)，王國(guó)棟.現(xiàn)代DSP技術(shù).西安：西安電子科技大學(xué)出版社，2003.21521 Standberg, R.H., Patel, P.B. Comparison of microprocessor-based and FPGA-based adaptive sample rate notch filters. Proceedings of the 39th Midwest Symposium on Circuits and Systems, 199

15、6 , New York: IEEE,1996,2(2):74574722 張光烈,鄭南寧,吳勇,張霞.面向格式轉(zhuǎn)換的數(shù)字視頻處理方法及其硬件實(shí)現(xiàn). 中國(guó)工程科學(xué)，2001，3（6）：414723 Osebik, D.,Babic, R. The practicability of adaptive FIR digital filter implementation with FPGA circuits. Soc. Microelectron. Electron. Components & Mater.2002,32(3):15716624 Hesener, A. Implementi

16、ng reconfigurable datapaths in FPGAs for adaptive filter design. 6th International Workshop on Field-Programmable Logic and Applications, FPL '96 Proceedings, Berlin:1996.22022925 Woolfries, N. ,Lysaght, P., Marshall, S., McGregor, G.,Robinson, D. Fast adaptive image processing in FPGAs using st

17、ack filters. Field-Programmable Logic and Applications. From FPGAs to Computing Paradigm. 8th International Workshop, FPL'98. Proceedings, 1998. 40641026 Dawood, A.，Bergmann, N.，Asdani, Z。，Bravo, B. Adaptive FIR filter design and implementation empowered by reconfigurable FPGAs. Proceedings of S

18、PIE - The International Society for Optical Engineering, 2000, 4067 (3)：1601161227 Lin, A.Y.，Gugel, K.S.，Principe, J.C. Feasibility of fixed-point transversal adaptive filters in FPGA devices with embedded DSP blocks. Proceedings 3rd IEEE International Workshop on System-on-Chip for Real-Time Applic

19、ations, 2003.15716028 Hermanek, A.,Pohl, Z.,Kadlec, J. FPGA implementation of the adaptive lattice filter. Field-Programmable Logic and Applications. 13th International Conference, FPL 2003. Proceedings,2003.1095109829 Franco, D.T.,Carro, L. A FPGA version of a non-linear adaptive filter. Proceeding

20、s. XII Symposium on Integrated Circuits and Systems Design, 1999.12813130 Allred, D., Krishnan, V., Huang, W., Anderson, D.Implementation of an LMS adaptive filter on an FPGA employing multiplexed multiplier architecture. Conference Record of the 37th Asilomar Conference on Signals, Systems and Comp

21、uters, 2003.91892131 Huang, W., Krishnan, V., Allred, D., Heejong Yoo. Design analysis of a distributed arithmetic adaptive FIR filter on an FPGA. Conference Record of the 37th Asilomar Conference on Signals, Systems and Computers, 2003.92693032 Allred, Daniel J., Yoo, Heejong, Krishnan, V., Huang,

22、W., Anderson, D. A novel high performance distributed arithmetic adaptive filter implementation on an FPGA. ICASSP, IEEE International Conference on Acoustics, Speech and Signal Processing - Proceedings, v 5, Proceedings - IEEE International Conference on Acoustics, Speech, and Signal Processing, 20

23、04.16116433 Yin Tsung Hwang.Jih Cheng Han. AP-ASIC'99. A novel FPGA design of a high throughput rate adaptive prediction error filter. First IEEE Asia Pacific Conference on ASICs, 1999.20220534 江和平，李飚，沈振康.基于FPGA實(shí)現(xiàn)的自適應(yīng)卡爾曼濾波器的設(shè)計(jì).紅外與激光工程，2005，34（1）：899235 高清運(yùn)，李學(xué)初.自適應(yīng)濾波器的FPGA實(shí)現(xiàn).電子測(cè)量與儀器學(xué)報(bào)，2005，19（1）：

24、252936 劉雄飛，高金定.LMS自適應(yīng)濾波器FPGA實(shí)現(xiàn)的新方法.壓電與聲光，2007,29（1）：8789二、主要研發(fā)內(nèi)容及技術(shù)路線（一）、研發(fā)內(nèi)容及關(guān)鍵技術(shù)1、基于Q-R分解的RLS自適應(yīng)濾波算法理論分析與性能仿真，得出適合FPGA硬件實(shí)現(xiàn)的自適應(yīng)參數(shù)及模型結(jié)構(gòu)。2、基于Q-R分解的RLS自適應(yīng)濾波器模型構(gòu)建及仿真，調(diào)用QuartusII及Modelsim等軟件進(jìn)行聯(lián)合仿真與分析，得到適合FPGA實(shí)現(xiàn)的模型及編程文件。3、基于FPGA的高速采樣自適應(yīng)濾波系統(tǒng)硬件電路設(shè)計(jì)，完成電路設(shè)計(jì)及PCB設(shè)計(jì)，完成AD高速采樣控制等。（二）、擬采取的研究方法、技術(shù)路線、實(shí)施方案及可行性分析 1、研究

25、方法：首先在matlab平臺(tái)上編寫程序，對(duì)基于Q-R分解的RLS自適應(yīng)濾波算法進(jìn)行理論分析與性能仿真，得出適合硬件實(shí)現(xiàn)的自適應(yīng)參數(shù)及模型結(jié)構(gòu)。然后利用DSP Builder軟件工具，構(gòu)建基于Q-R分解的RLS自適應(yīng)濾波器模型并進(jìn)行仿真，調(diào)用QuartusII及Modelsim等軟件進(jìn)行聯(lián)合仿真與分析，得到適合FPGA實(shí)現(xiàn)的模型及編程文件。最后用Altium Designer Summer軟件工具，設(shè)計(jì)基于FPGA的高速采樣自適應(yīng)濾波系統(tǒng)電路，完成電路設(shè)計(jì)及PCB設(shè)計(jì)。2、技術(shù)路線及實(shí)施方案： 文獻(xiàn)綜述及理論研究基于Q-R分解RLS自適應(yīng)算法仿真與分析在matlab軟件平臺(tái)上，編寫基于Q-R分解

26、的RLS自適應(yīng)濾波算法程序并進(jìn)行一系列仿真，分析自適應(yīng)參數(shù)（階數(shù)、遺忘因子等）對(duì)濾波器收斂性能、誤差性能等影響，得出適合FPGA硬件實(shí)現(xiàn)的自適應(yīng)參數(shù)及濾波器結(jié)構(gòu)。了解本項(xiàng)目國(guó)內(nèi)外最新研究進(jìn)展，掌握自適應(yīng)濾波算法基本理論，確定技術(shù)路線。（此部分已完成）基于Q-R分解RLS自適應(yīng)濾波器建模與仿真利用DSP Builder軟件工具包，構(gòu)建基于Q-R分解的RLS自適應(yīng)濾波器模型，并進(jìn)行仿真，仿真通過(guò)后再將模型轉(zhuǎn)換成VHDL硬件描述語(yǔ)言，在QuartusII軟件上進(jìn)行邏輯綜合、適配及時(shí)序仿真，調(diào)用Modelsim軟件輔助仿真，最終在FPGA上實(shí)現(xiàn)高速自適應(yīng)濾波器。高速采樣自適應(yīng)濾波系統(tǒng)硬件電路設(shè)計(jì)利用A

27、ltium Designer Summer軟件工具，完成基于FPGA的高速采樣自適應(yīng)濾波系統(tǒng)硬件電路設(shè)計(jì)及高速PCB版圖設(shè)計(jì)，探討雙通道AD高速采樣控制器的設(shè)計(jì)等問(wèn)題。圖1 技術(shù)路線及實(shí)施方案3、可行性分析項(xiàng)目選題合理，難度適中，研究思路清晰，研究方法正確，項(xiàng)目所需軟硬件條件均已具備。三、研發(fā)基礎(chǔ)及進(jìn)度安排1、研究基礎(chǔ)（1）、本項(xiàng)目得到以下三個(gè)項(xiàng)目的資助，具備了較強(qiáng)的研究基礎(chǔ)：1)項(xiàng)目名稱：基于FPGA的廣域電磁測(cè)深儀的基礎(chǔ)研究，項(xiàng)目級(jí)別：湖南省教育廳優(yōu)秀青年項(xiàng)目，項(xiàng)目編號(hào)：09B058，項(xiàng)目經(jīng)費(fèi)：3萬(wàn)，研究年限：2009-20122）項(xiàng)目名稱：基于FPGA的數(shù)字鎖定放大器的設(shè)計(jì)，項(xiàng)目級(jí)別：湖南