電子面試題目分解

1、各大公司電子類招聘題目精選日期：2005-11-3來源：人才聘任作者：javie字體：大中小模擬電路1、基爾霍夫定理的內(nèi)容是什么？（仕蘭微電子）（1）概述基爾霍夫定理包括兩部分，即節(jié)點(diǎn)電流方程和回路電壓方程。節(jié)點(diǎn)電流方程在電流穩(wěn)恒的條件下，流向節(jié)點(diǎn)的各電流的和等于流出節(jié)點(diǎn)的各電流的和。也就是說通過節(jié)點(diǎn)處的各電流的代數(shù)和等于零，即Z1二5回路電壓方程：在任一閉合電路中，電動(dòng)勢的代數(shù)和必定等于各段電阻上的電壓降的總和，所以在電路中從任一點(diǎn)出發(fā)，順沿任一個(gè)回路繞行一圈，其電勢變化的代數(shù)和等于零，即ZE-Z工RR（2）說明在應(yīng)用節(jié)點(diǎn)電流方程時(shí)，通常規(guī)定流進(jìn)節(jié)點(diǎn)的電流為正，流出節(jié)點(diǎn)的電流為負(fù)口節(jié)點(diǎn)電流方

2、程不僅對節(jié)點(diǎn)適用，還可把它推廣到任意假定的封閉面，可以把幾個(gè)元件放入一個(gè)假想的封閉面中，也可以把一部分電路劃入。這時(shí)流進(jìn)封閉面的電流和流出的電流相等。在應(yīng)用回路電壓方程時(shí)，必須先選定沿回路繞行的方向，以便定出電阻上電壓降或電源的電動(dòng)勢的正負(fù)。當(dāng)繞行方向和流過電阻的電流方向一致時(shí)，電流應(yīng)取正值，即減去正的工R反之，取負(fù)值；當(dāng)繞行方向從電源負(fù)極到芷極時(shí)，電動(dòng)勢應(yīng)取正值，反之，取負(fù)值。2、平板電容公式（C=eS/4Ttkd）。（未知）3、最基本的如三極管曲線特性。（未知）4、描述反饋電路的概念，列舉他們的應(yīng)用。（仕蘭微電子）5、負(fù)反饋種類（電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋）；負(fù)

3、反饋的優(yōu)點(diǎn)（降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動(dòng)調(diào)節(jié)作用）（未知）6、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁矗心男┓椒?？（仕蘭微電子）7、頻率響應(yīng)，如：怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個(gè)方法。（未知）8、給出一個(gè)查分運(yùn)放，如何相位補(bǔ)償，并畫補(bǔ)償后的波特圖。（凹凸）9、基本放大電路種類（電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大器），優(yōu)缺點(diǎn)，特別是廣泛采用差分結(jié)構(gòu)的原因。（未知）10、給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。（未知）11、畫差放的兩個(gè)輸入管。（凹凸）12、畫出由運(yùn)放構(gòu)成加法、減法、微

4、分、積分運(yùn)算的電路原理圖。并畫出一個(gè)晶體管級的運(yùn)放電路。（仕蘭微電子）13、用運(yùn)算放大器組成一個(gè)10倍的放大器。（未知）14、給出一個(gè)簡單電路，讓你分析輸出電壓的特性（就是個(gè)積分電路），并求輸出端某點(diǎn)的rise/fall時(shí)間。（Infineon筆試試題）15、電阻R和電容C串聯(lián)，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電壓，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾波器。當(dāng)RC<<T時(shí)，給出輸入電壓波形圖，繪制兩種電路的輸出波形圖。（未知）16、有源濾波器和無源濾波器的原理及區(qū)別？（新太硬件）17、有一時(shí)域信號S=V0sin（2pif0

5、t）+V1cos（2pif1t）+V2sin（2pif3t+90）,當(dāng)其通過低通、帶通、高通濾波器后的信號表示方式。（未知）18、選擇電阻時(shí)要考慮什么？（東信筆試題）19、在CMOS電路中，要有一個(gè)單管作為開關(guān)管精確傳遞模擬低電平，這個(gè)單管你會(huì)用P管還是N管，為什么？（仕蘭微電子）20、給出多個(gè)mos管組成的電路求5個(gè)點(diǎn)的電壓。（Infineon筆試t題）21、電壓源、電流源是集成電路中經(jīng)常用到的模塊，請畫出你知道的線路結(jié)構(gòu)，簡單描述其優(yōu)缺點(diǎn)。（仕蘭微電子）22、畫電流偏置的產(chǎn)生電路，并解釋。（凹凸）23、史密斯特電路，求回差電壓。（華為面試題）24、晶體振蕩器，好像是給出振蕩頻率讓你求周期（

6、應(yīng)該是單片機(jī)的，12分之一周期.）（華為面試題）25、LC正弦波振蕩器有哪幾種三點(diǎn)式振蕩電路，分別畫出其原理圖。（仕蘭微電子）26、VCO是什么，什么參數(shù)（壓控振蕩器?）（華為面試題）27、鎖相環(huán)有哪幾部分組成？（仕蘭微電子）28、鎖相環(huán)電路組成，振蕩器（比如用D觸發(fā)器如何搭）。（未知）29、求鎖相環(huán)的輸出頻率，給了一個(gè)鎖相環(huán)的結(jié)構(gòu)圖。（未知）30、如果公司做高頻電子的，可能還要RF知識，調(diào)頻，鑒頻鑒相之類，不一一列舉。（未知）31、一電源和一段傳輸線相連（長度為L,傳輸時(shí)間為T）,畫出終端處波形，考慮傳輸線無損耗。給出電源電壓波形圖，要求繪制終端波形圖。（未知）32、微波電路的匹配電阻。（未

7、知）33、DAC和ADC的實(shí)現(xiàn)各有哪些方法？（仕蘭微電子）34、A/D電路組成、工作原理。（未知）35、實(shí)際工作所需要的一些技術(shù)知識（面試容易問到）。如電路的低功耗，穩(wěn)定，高速如何做到，調(diào)運(yùn)放，布版圖注意的地方等等，一般會(huì)針對簡歷上你所寫做過的東西具體問，肯定會(huì)問得很細(xì)（所以別把什么都寫上，精通之類的詞也別用太多了），這個(gè)東西各個(gè)人就不一樣了，不好說什么了。（未知）數(shù)字電路1、同步電路和異步電路的區(qū)別是什么？（仕蘭微電子）2、什么是同步邏輯和異步邏輯？（漢王筆試）同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒有固定的因果關(guān)系。3、什么是"線與"邏輯，要實(shí)現(xiàn)它，在

8、硬件特性上有什么具體要求？（漢王筆試）線與邏輯是兩個(gè)輸出信號相連可以實(shí)現(xiàn)與的功能。在硬件上，要用oc門來實(shí)現(xiàn)，由于不用oc門可能使灌電流過大，而燒壞邏輯門。同時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。4、什么是Setup和Holdup時(shí)間？（漢王筆試）5、setup和holdup時(shí)間,區(qū)別.（南山之橋）6、解釋setuptime和holdtime的定義和在時(shí)鐘信號延遲時(shí)的變化。（未知）7、解釋setup和holdtimeviolation,畫圖說明，并說明解決辦法。（威盛VIA2003.11.06上海筆試試題）Setup/holdtime是測試芯片對輸入信號和時(shí)鐘信號之間的時(shí)間要求。建立時(shí)間是指觸發(fā)器的時(shí)

9、鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間。輸入信號應(yīng)提前時(shí)鐘上升沿（如上升沿有效）T時(shí)間到達(dá)芯片，這個(gè)T就是建立時(shí)間-Setuptime.如不滿足setuptime,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。保持時(shí)間是指觸發(fā)器的時(shí)鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間。如果holdtime不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。建立時(shí)間（SetupTime）和保持時(shí)間（Holdtime）。建立時(shí)間是指在時(shí)鐘邊沿前，數(shù)據(jù)信號需要保持不變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數(shù)據(jù)信號需要保持不變的時(shí)間。如果不滿足建立和保持時(shí)間的話，那么DFF將不能正確地采樣到數(shù)據(jù)，將

10、會(huì)出現(xiàn)metastability的情況。如果數(shù)據(jù)信號在時(shí)鐘沿觸發(fā)前后持續(xù)的時(shí)間均超過建立和保持時(shí)間，那么超過量就分別被稱為建立時(shí)間裕量和保持時(shí)間裕量。8、說說對數(shù)字邏輯中的競爭和冒險(xiǎn)的理解，并舉例說明競爭和冒險(xiǎn)怎樣消除。（仕蘭微電子）9、什么是競爭與冒險(xiǎn)現(xiàn)象？怎樣判斷？如何消除？（漢王筆試）在組合邏輯中，由于門的輸入信號通路中經(jīng)過了不同的延時(shí)，導(dǎo)致到達(dá)該門的時(shí)間不一致叫競爭。產(chǎn)生毛刺叫冒險(xiǎn)。如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險(xiǎn)現(xiàn)象。解決方法：一是添加布爾式的消去項(xiàng)，二是在芯片外部加電容。10、你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？（漢王筆試）常用邏輯電平：12V,

11、5V,3.3V;TTL和CMOS不可以直接互連，由于TTL是在0.3-3.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者12V。11、如何解決亞穩(wěn)態(tài)。（飛利浦大唐筆試）亞穩(wěn)態(tài)是指觸發(fā)器無法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。當(dāng)一個(gè)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時(shí)，既無法預(yù)測該單元的輸出電平，也無法預(yù)測何時(shí)輸出才能穩(wěn)定在某個(gè)正確的電平上。在這個(gè)穩(wěn)定期間，觸發(fā)器輸出一些中間級電平，或者可能處于振蕩狀態(tài)，并且這種無用的輸出電平可以沿信號通道上的各個(gè)觸發(fā)器級聯(lián)式傳播下去。12、IC設(shè)計(jì)中同步復(fù)位與異步復(fù)位的區(qū)別。（南

12、山之橋）13、MOORE與MEELEY狀態(tài)機(jī)的特征。（南山之橋）14、多時(shí)域設(shè)計(jì)中，如何處理信號跨時(shí)域。（南山之橋）15、給了reg的setup,hold時(shí)間，求中間組合邏輯的delay范圍。（飛利浦大唐筆試）Delay<period-setup-hold16、時(shí)鐘周期為T,觸發(fā)器D1的建立時(shí)間最大為T1max,最小為T1min。組合邏輯電路最大延遲為T2max,最小為T2min。問，觸發(fā)器D2的建立時(shí)間T3和保持時(shí)間應(yīng)滿足什么條件。（華為）17、給出某個(gè)一般時(shí)序電路的圖，有Tsetup,Tdelay,Tck->q,還有clock的delay,寫出決定最大時(shí)鐘的因素，同時(shí)給出表達(dá)式

13、。（威盛VIA2003.11.06上海筆試試題）18、說說靜態(tài)、動(dòng)態(tài)時(shí)序模擬的優(yōu)缺點(diǎn)。（威盛VIA2003.11.06上海筆試試題）19、一個(gè)四級的Mux,其中第二級信號為關(guān)鍵信號如何改善timing。（威盛VIA2003.11.06上海筆試試題）20、給出一個(gè)門級的圖，又給了各個(gè)門的傳輸延時(shí)，問關(guān)鍵路徑是什么，還問給出輸入，使得輸出依賴于關(guān)鍵路徑。（未知）21、邏輯方面數(shù)字電路的卡諾圖化簡，時(shí)序（同步異步差異），觸發(fā)器有幾種（區(qū)別，優(yōu)點(diǎn)），全加器等等。（未知）22、卡諾圖寫出邏輯表達(dá)使。（威盛VIA2003.11.06上海筆試試題）23、化簡F（A,B,C,D尸m（1,3,4,5,10,11

14、,12,13,14,15）的和。（威盛）24、pleaseshowtheCMOSinverterschmatic,layoutanditscrosssectionwithP-wellprocess.Plotitstransfercurve（Vout-Vin）AndalsoexplaintheoperationregionofPMOSandNMOSforeachsegmentofthetransfercurve?（威盛筆試題circuitdesign-beijing-03.11.09）25、TodesignaCMOSinvertorwithbalanceriseandfalltime,pleas

15、edefinetherationofchannelwidthofPMOSandNMOSandexplain?26、為什么一個(gè)標(biāo)準(zhǔn)的倒相器中P管的寬長比要比N管的寬長比大？（仕蘭微電子）27、用mos管搭出一個(gè)二輸入與非門。（揚(yáng)智電子筆試）28、pleasedrawthetransistorlevelschematicofacmos2inputANDgateandexplainwhichinputhasfasterresponseforoutputrisingedge.（lessdelaytime）。（威盛筆試題circuitdesign-beijing-03.11.09）29、畫出NOT,NA

16、ND,NOR的符號，真值表，還有transistorlevel的電路。（Infineon筆試）30、畫出CMOS的圖，畫出tow-to-onemuxgate。（威盛VIA2003.11.06上海筆試試題）31、用一個(gè)二選一mux和一個(gè)inv實(shí)現(xiàn)異或。（飛利浦大唐筆試）32、畫出Y=A*B+C的cmos電路圖。（科廣試題）33、用邏輯們和cmos電路實(shí)現(xiàn)ab+cdo（飛利浦大唐筆試）34、畫出CMOS電路的晶體管級電路圖，實(shí)現(xiàn)Y=A*B+C（D+E）。（仕蘭微電子）35、利用4選1實(shí)現(xiàn)F（x,y,z）=xz+yz（未知）36、給一個(gè)表達(dá)式f=xxxx+xxxx+xxxxx+xxxx用最少數(shù)量的與

17、非門實(shí)現(xiàn)（實(shí)際上就是化簡）。37、給出一個(gè)簡單的由多個(gè)NOT,NAND,NOR組成的原理圖，根據(jù)輸入波形畫出各點(diǎn)波形。（Infineon筆試）38、為了實(shí)現(xiàn)邏輯（AXORB）OR（CANDD）,請選用以下邏輯中的一種，并說明為什么？1）INV2）AND3）OR4）NAND5）NOR6）XOR答案：NAND（未知）39、用與非門等設(shè)計(jì)全加法器。（華為）40、給出兩個(gè)門電路讓你分析異同。（華為）41、用簡單電路實(shí)現(xiàn)，當(dāng)A為輸入時(shí)，輸出B波形為（仕蘭微電子）42、A,B,C,D,E進(jìn)行投票，多數(shù)服從少數(shù)，輸出是F（也就是如果A,B,C,D,E中1的個(gè)數(shù)比0多，那么F輸出為1,否則F為0）,用與非門實(shí)

18、現(xiàn)，輸入數(shù)目沒有限制。（未知）43、用波形表示D觸發(fā)器的功能。（揚(yáng)智電子筆試）44、用傳輸門和倒向器搭一個(gè)邊沿觸發(fā)器。（揚(yáng)智電子筆試）45、用邏輯們畫出D觸發(fā)器。（威盛VIA2003.11.06上海筆試試題）46、畫出DFF的結(jié)構(gòu)圖，用verilog實(shí)現(xiàn)之。（威盛）47、畫出一種CMOS的D鎖存器的電路圖和版圖。（未知）48、D觸發(fā)器和D鎖存器的區(qū)別。（新太硬件面試）49、簡述latch和filp-flop的異同。（未知）50、LATCH和DFF的概念和區(qū)別。（未知）51、latch與register的區(qū)別，為什么現(xiàn)在多用register.行為級描述中l(wèi)atch如何產(chǎn)生的。（南山之橋）52、用

19、D觸發(fā)器做個(gè)二分顰的電路.又問什么是狀態(tài)圖。（華為）53、請畫出用D觸發(fā)器實(shí)現(xiàn)2倍分頻的邏輯電路？（漢王筆試）54、怎樣用D觸發(fā)器、與或非門組成二分頻電路？（東信筆試）55、Howmanyflip-flopcircuitsareneededtodivideby16?（Intel）16分頻？56、用filp-flop和logic-gate設(shè)計(jì)一個(gè)1位加法器，輸入carryin和current-stage,輸出carryout和next-stage.（未知）57、用D觸發(fā)器做個(gè)4進(jìn)制的計(jì)數(shù)。（華為）58、實(shí)現(xiàn)N位JohnsonCounter,N=5。(南山之橋)59、用你熟悉的設(shè)計(jì)方式設(shè)計(jì)一個(gè)可預(yù)

20、置初值的7進(jìn)制循環(huán)af數(shù)器，15進(jìn)制的呢？(仕蘭微電子)60、數(shù)字電路設(shè)計(jì)當(dāng)然必問Verilog/VHDL,如設(shè)計(jì)計(jì)數(shù)器。(未知)61、BLOCKINGNONBLOCKING賦值的區(qū)別。(南山之橋)62、寫異步D觸發(fā)器的verilogmodule。(揚(yáng)智電子筆試)moduledff8(clk,reset,d,q);inputclk;inputreset;input7:0d;output7:0q;reg7:0q;always(posedgeclkorposedgereset)if(reset)q<=0;elseq<=d;endmodule63、用D觸發(fā)器實(shí)現(xiàn)2倍分頻的Verilog描

21、述？(漢王筆試)moduledivide2(clk,clk_o,reset);inputclk,reset;outputclk_o;wirein;regout;always(posedgeclkorposedgereset)if(reset)out<=0;elseout<=in;assignin=out;assignclk_o=out;endmodule64、可編程邏輯器件在現(xiàn)代電子設(shè)計(jì)中越來越重要，請問：a)你所知道的可編程邏輯器件有哪些？b)試用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯。(漢王筆試)PAL,PLD,CPLD,FPGA。moduledff8(clk,

22、reset,d,q);inputclk;inputreset;inputd;outputq;regq;always(posedgeclkorposedgereset)if(reset)q<=0;elseq<=d;endmodule65、請用HDL描述四位的全加法器、5分頻電路。（仕蘭微電子）66、用VERILOG或VHDL寫一段代碼，實(shí)現(xiàn)10進(jìn)制計(jì)數(shù)器。（未知）67、用VERILOG或VHDL寫一段代碼，實(shí)現(xiàn)消除一個(gè)glitch。（未知）68、一個(gè)狀態(tài)機(jī)的題目用verilog實(shí)現(xiàn)（不過這個(gè)狀態(tài)機(jī)畫的實(shí)在比較差，很容易誤解的）。（威盛VIA2003.11.06上海筆試試題）69、描述

23、一個(gè)交通信號燈的設(shè)計(jì)。（仕蘭微電子）70、畫狀態(tài)機(jī)，接受1,2,5分錢的賣報(bào)機(jī)，每份報(bào)紙5分錢。（揚(yáng)智電子筆試）71、設(shè)計(jì)一個(gè)自動(dòng)售貨機(jī)系統(tǒng)，賣soda水的，只能投進(jìn)三種硬幣，要正確的找回錢數(shù)。（1）畫出fsm（有限狀態(tài)機(jī)）；（2）用verilog編程，語法要符合fpga設(shè)計(jì)的要求。（未知）72、設(shè)計(jì)一個(gè)自動(dòng)飲料售賣機(jī)，飲料10分錢，硬幣有5分和10分兩種，并考慮找零：（1）畫出fsm（有限狀態(tài)機(jī)）；（2）用verilog編程，語法要符合fpga設(shè)計(jì)的要求；（3）設(shè)計(jì)工程中可使用的工具及設(shè)計(jì)大致過程。（未知）73、畫出可以檢測10010串的狀態(tài)圖，并verilog實(shí)現(xiàn)之。（威盛）74、用FSM

24、實(shí)現(xiàn)101101的序列檢測模塊。（南山之橋）a為輸入端，b為輸出端，如果a連續(xù)輸入為1101則b輸出為1,否則為0。例如a：0001100110110100100110b:0000000000100100000000請畫出statemachine;請用RTL描述其statemachine。（未知）75、用verilog/vddl檢測stream中的特定字符串（分狀態(tài)用狀態(tài)機(jī)寫）。（飛利浦大唐筆試）76、用verilog/vhdl寫一個(gè)fifo控制器（包括空，滿，半滿信號）。（飛利浦大唐筆試）77、現(xiàn)有一用戶需要一種集成電路產(chǎn)品，要求該產(chǎn)品能夠?qū)崿F(xiàn)如下功能：y=lnx,其中，x為4位二進(jìn)制整數(shù)輸

25、入信號。y為二進(jìn)制小數(shù)輸出，要求保留兩位小數(shù)。電源電壓為35v假設(shè)公司接到該項(xiàng)目后，交由你來負(fù)責(zé)該產(chǎn)品的設(shè)計(jì)，試討論該產(chǎn)品的設(shè)計(jì)全程。（仕蘭微電子）78、sram,falshmemory,及dram的區(qū)別？（新太硬件面試）79、給出單管DRAM的原理圖（西電版數(shù)字電子技術(shù)基礎(chǔ)作者楊頌華、馮毛官205頁圖914b）,問你有什么辦法提高refreshtime,總共有5個(gè)問題，記不起來了。（降低溫度，增大電容存儲容量）（Infineon筆試）80、PleasedrawschematicofacommonSRAMcellwith6transistors,pointoutwhichnodescansto

26、redataandwhichnodeiswordlinecontrol?（威盛筆試題circuitdesign-beijing-03.11.09）81、名詞：sram,ssram,sdram名詞IRQ,BIOS,USB,VHDL,SDRIRQ:InterruptReQuestBIOS:BasicInputOutputSystemUSB:UniversalSerialBusVHDL:VHICHardwareDescriptionLanguageSDR:SingleDataRate壓控振蕩器的英文縮寫（VCO）。動(dòng)態(tài)隨機(jī)存儲器的英文縮寫（DRAM）。名詞解釋，無聊的外文縮寫罷了，比如PCI、ECC

27、、DDR、interrupt、pipeline>IRQ,BIOS,USB,VHDL,VLSIVCO（壓控振蕩器）RAM（動(dòng)態(tài)隨機(jī)存儲器）,FIRIIRDFT（離散傅立葉變換）或者是中文的，比如：a.量化誤差b.直方圖c.白平衡IC設(shè)計(jì)基礎(chǔ)（流程、工藝、版圖、器件）1、我們公司的產(chǎn)品是集成電路，請描述一下你對集成電路的認(rèn)識，列舉一些與集成電路相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。（仕蘭微面試題目）2、FPGA和ASIC的概念，他們的區(qū)別。（未知）答案：FPGA是可編程ASIC。ASIC:專用集成電路，它是面向?qū)ｉT

28、用途的電路，專門為一個(gè)用戶設(shè)計(jì)和制造的。根據(jù)一個(gè)用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門陣列等其它ASIC（ApplicationSpecificIC）相比，它們又具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)3、什么叫做OTP片、掩膜片，兩者的區(qū)別何在？（仕蘭微面試題目）4、你知道的集成電路設(shè)計(jì)的表達(dá)方式有哪幾種？（仕蘭微面試題目）5、描述你對集成電路設(shè)計(jì)流程的認(rèn)識。（仕蘭微面試題目）6、簡述FPGA等可編程邏輯器件設(shè)計(jì)流程。（仕蘭微面試題目）7、IC設(shè)計(jì)前端到后端的流程和eda工具。（未知）8、從R

29、TLsynthesis到tapeout之間的設(shè)計(jì)flow,并列出其中各步使用的tool.（未知）9、Asic的designflow。（威盛VIA2003.11.06上海筆試試題）10、寫出asic前期設(shè)計(jì)的流程和相應(yīng)的工具。（威盛）11、集成電路前段設(shè)計(jì)流程，寫出相關(guān)的工具。（揚(yáng)智電子筆試）先介紹下IC開發(fā)流程：1 .）代碼輸入（designinput）用vhdl或者是verilog語言來完成器件的功能描述，生成hdl代碼語言輸入工具：SUMMITVISUALHDLMENTORRENIOR圖形輸入:composer（cadence）;viewlogic（viewdraw）2 .）電路仿真（ci

30、rcuitsimulation）將vhd代碼進(jìn)行先前邏輯仿真，驗(yàn)證功能描述是否正確數(shù)字電路仿真工具：Verolog:CADENCEVerolig-XLSYNOPSYSVCSMENTORModle-simVHDL:CADENCENC-vhdlSYNOPSYSVSSMENTORModle-sim模擬電路仿真工具:*ANTIHSpicepspice,spectremicromicrowave:eesoft:hp3.）邏輯綜合（synthesistools）邏輯綜合工具可以將設(shè)計(jì)思想vhd代碼轉(zhuǎn)化成對應(yīng)一定工藝手段的門級電路；將初級仿真中所沒有考慮的門沿（gatesdelay）反標(biāo)到生成的門級網(wǎng)表中，

31、返回電路仿真階段進(jìn)行再仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。12、請簡述一下設(shè)計(jì)后端的整個(gè)流程？（仕蘭微面試題目）13、是否接觸過自動(dòng)布局布線？請說出一兩種工具軟件。自動(dòng)布局布線需要哪些基本元素？（仕蘭微面試題目）14、描述你對集成電路工藝的認(rèn)識。（仕蘭微面試題目）15、列舉幾種集成電路典型工藝。工藝上常提到0.25,0.18指的是什么？（仕蘭微面試題目）16、請描述一下國內(nèi)的工藝現(xiàn)狀。（仕蘭微面試題目）17、半導(dǎo)體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目）18、描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果？（仕蘭微面試題目）19、解釋latch-up現(xiàn)象和Antennaeffect

32、和其預(yù)防措施.（未知）20、什么叫Latchup?（科廣試題）21、什么叫窄溝效應(yīng)？（科廣試題）22、什么是NMOS、PMOS、CMOS?什么是增強(qiáng)型、耗盡型？什么是PNP、NPN?他們有什么差別？（仕蘭微面試題目）23、硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么要求？（仕蘭微面試題目）24、畫出CMOS晶體管的CROSS-OVER圖（應(yīng)該是縱剖面圖），給出所有可能的傳輸特性和轉(zhuǎn)移特性。（Infineon筆試試題）25、以interver為例，寫出N阱CMOS的process流程，并畫出剖面圖。（科廣試題）26、Pleaseexplainhowwedescribeth

33、eresistanceinsemiconductor.Comparetheresistanceofametal,polyanddiffusionintranditionalCMOSprocess.（威盛筆試題circuitdesign-beijing-03.11.09）27、說明mos一半工作在什么區(qū)。（凹凸的題目和面試）28、畫p-bulk的nmos截面圖。（凹凸的題目和面試）29、寫schematicnote（?）,越多越好。（凹凸的題目和面試）30、寄生效應(yīng)在ic設(shè)計(jì)中怎樣加以克服和利用。（未知）31、太底層的MOS管物理特性感覺一般不大會(huì)作為筆試面試題，因?yàn)槿俏㈦娮游锢?，公式推?dǎo)太羅

34、索，除非面試出題的是個(gè)老學(xué)究。IC設(shè)計(jì)的話需要熟悉的軟件：Cadence,Synopsys,Avant,UNIX當(dāng)然也要大概會(huì)操作。32、unix命令cp-r,rm,uname。（揚(yáng)智電子筆試）單片機(jī)、MCU、計(jì)算機(jī)原理1、簡單描述一個(gè)單片機(jī)系統(tǒng)的主要組成模塊，并說明各模塊之間的數(shù)據(jù)流流向和控制流流向。簡述單片機(jī)應(yīng)用系統(tǒng)的設(shè)計(jì)原則。（仕蘭微面試題目）2、畫出8031與2716（2K*8ROM）的連線圖，要求采用三-八譯碼器，8031的P2.5,P2.4和P2.3參加譯碼，基本地址范圍為3000H-3FFFH。該2716有沒有重疊地址？根據(jù)是什么？若有，則寫出每片2716的重疊地址范圍。（仕蘭微

35、面試題目）3、用8051設(shè)計(jì)一個(gè)帶一個(gè)8*16鍵盤加驅(qū)動(dòng)八個(gè)數(shù)碼管（共陽）的原理圖。（仕蘭微面試題目）4、PCI總線的含義是什么？PCI總線的主要特點(diǎn)是什么？（仕蘭微面試題目）5、中斷的概念？簡述中斷的過程。（仕蘭微面試題目）6、如單片機(jī)中斷幾個(gè)/類型，編中斷程序注意什么問題；（未知）7、要用一個(gè)開環(huán)脈沖調(diào)速系統(tǒng)來控制直流電動(dòng)機(jī)的轉(zhuǎn)速，程序由8051完成。簡單原理如下：由P3.4輸出脈沖的占空比來控制轉(zhuǎn)速，占空比越大，轉(zhuǎn)速越快；而占空比由K7-K0八個(gè)開關(guān)來設(shè)置，直接與P1口相連（開關(guān)撥到下方時(shí)為"0",撥到上方時(shí)為"1",組成一個(gè)八位二進(jìn)制數(shù)N）,要求

36、占空比為N/256o（仕蘭微面試題目）下面程序用計(jì)數(shù)法來實(shí)現(xiàn)這一功能，請將空余部分添完整。MOVP1,#0FFHLOOP1:MOVR4,#0FFHMOVR3,#00HLOOP2:MOVA,P1SUBBA,R3JNZSKP1SKP1:MOVC,70HMOVP3.4,CACALLDELAY:此延時(shí)子程序略AJMPLOOP18、單片機(jī)上電后沒有運(yùn)轉(zhuǎn)，首先要檢查什么？（東信筆試題）9、WhatisPCChipset?（揚(yáng)智電子筆試）芯片組（Chipset）是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為北橋芯片和南橋芯片。北橋芯片提供對CPU的類型和主頻、內(nèi)存的類型和最大容量、ISA/PC

37、I/AGP插槽、ECC糾錯(cuò)等支持。南橋芯片則提供對KBC（鍵盤控制器）、RTC（實(shí)時(shí)時(shí)鐘控制器）、USB（通用串行總線）、UltraDMA/33（66）EIDE數(shù)據(jù)傳輸方式和ACPI（高級能源管理）等的支持。其中北橋芯片起著主導(dǎo)性的作用，也稱為主橋（HostBridge）。除了最通用的南北橋結(jié)構(gòu)外，目前芯片組正向更高級的加速集線架構(gòu)發(fā)展，Intel的8xx系列芯片組就是這類芯片組的代表，它將一些子系統(tǒng)如IDE接口、音效、MODEM和USB直接接入主芯片，能夠提供比PCI總線寬一倍的帶寬，達(dá)到了266MB/s。10、如果簡歷上還說做過cpu之類，就會(huì)問到諸如cpu如何工作，流水線之類的問題。（未

38、知）11、計(jì)算機(jī)的基本組成部分及其各自的作用。（東信筆試題）12、請畫出微機(jī)接口電路中，典型的輸入設(shè)備與微機(jī)接口邏輯示意圖（數(shù)據(jù)接口、控制接口、所存器/緩沖器）。（漢王筆試）13、cache的主要部分什么的。（威盛VIA2003.11.06上海筆試試題）14、同步異步傳輸?shù)牟町悾ㄎ粗?5、串行通信與同步通信異同，特點(diǎn)，比較。（華為面試題）16、RS232c高電平脈沖對應(yīng)的TTL邏輯是？（負(fù)邏輯？）（華為面試題）信號與系統(tǒng)1、的話音頻率一般為3003400HZ,若對其采樣且使信號不失真，其最小的采樣頻率應(yīng)為多大？若采用8KHZ的采樣頻率，并采用8bit的PCM編碼，則存儲一秒鐘的信號數(shù)據(jù)量有多

39、大？（仕蘭微面試題目）2、什么耐奎斯特定律，怎么由模擬信號轉(zhuǎn)為數(shù)字信號。（華為面試題）3、如果模擬信號的帶寬為5khz,要用8K的采樣率，怎么辦？（lucent）兩路？4、信號與系統(tǒng)：在時(shí)域與頻域關(guān)系。（華為面試題）5、給出時(shí)域信號，求其直流分量。（未知）6、給出一時(shí)域信號，要求（1）寫出頻率分量，（2）寫出其傅立葉變換級數(shù)；（3）當(dāng)波形經(jīng)過低通濾波器濾掉高次諧波而只保留一次諧波時(shí)，畫出濾波后的輸出波形。（未知）7、sketch連續(xù)正弦信號和連續(xù)矩形波（都有圖）的傅立葉變換。（Infineon筆試試題）8、拉氏變換和傅立葉變換的表達(dá)式及聯(lián)系。（新太硬件面題）DSP、嵌入式、軟件等1、請用方框圖

40、描述一個(gè)你熟悉的實(shí)用數(shù)字信號處理系統(tǒng)，并做簡要的分析；如果沒有，也可以自己設(shè)計(jì)一個(gè)簡單的數(shù)字信號處理系統(tǒng)，并描述其功能及用途。（仕蘭微面試題目）2、數(shù)字濾波器的分類和結(jié)構(gòu)特點(diǎn)。（仕蘭微面試題目）3、IIR,FIR濾波器的異同。（新太硬件面題）4、拉氏變換與Z變換公式等類似東西，隨便翻翻書把如.h（n）=-a*h（n-1）+b*8（n）a.求h（n）的z變換；b.問該系統(tǒng)是否為穩(wěn)定系統(tǒng)；c.寫出FIR數(shù)字濾波器的差分方程；（未知）5、DSP和通用處理器在結(jié)構(gòu)上有什么不同，請簡要畫出你熟悉的一種DSP結(jié)構(gòu)圖。（信威dsp軟件面試題）6、說說定點(diǎn)DSP和浮點(diǎn)DSP的定義（或者說出他們的區(qū)別）（信威d

41、sp軟件面試題）7、說說你對循環(huán)尋址和位反序?qū)ぶ返睦斫?（信威dsp軟件面試題）8、請寫出【一8,7】的二進(jìn)制補(bǔ)碼，和二進(jìn)制偏置碼。用Q15表示出0.5和一0.5.（信威dsp軟件面試題）9、DSP的結(jié)構(gòu)（哈佛結(jié)構(gòu)）；（未知）10、嵌入式處理器類型（如ARM）,操作系統(tǒng)種類（Vxworks,ucos,winCE,linux）,操作系統(tǒng)方面偏CS方向了，在CS篇里面講了；（未知）11、有一個(gè)LDO芯片將用于對手機(jī)供電，需要你對他進(jìn)行評估，你將如何設(shè)計(jì)你的測試項(xiàng)目？12、某程序在一個(gè)嵌入式系統(tǒng)（200MCPU,50MSDRAM）中已經(jīng)最優(yōu)化了，換到零一個(gè)系統(tǒng)（300MCPU,50MSDRAM）中是

42、否還需要優(yōu)化？（Intel）13、請簡要描述HUFFMAN編碼的基本原理及其基本的實(shí)現(xiàn)方法。（仕蘭微面試題目）14、說出OSI七層網(wǎng)絡(luò)協(xié)議中的四層(任意四層)。(仕蘭微面試題目)15、A)(仕蘭微面試題目)#includevoidtestf(int*p)(*p+=1;main()(int*n,m2;n=m;m0=1;m1=8;testf(n);printf("Datavalueis%d",*n);B）4includevoidtestf（int*p）（*p+=1;main（）int*n,m2;n=m;m0=1;m1=8;testf（&n）;printf（Datavalueis%d",*n）;一卜一的結(jié)果是程序A還是程序B的？Datavalueis8一么力一段程序的結(jié)果是什么?16、那種排序方法最快？（華為面試題）17、寫出兩個(gè)排序算法，問哪個(gè)好？（威盛）18、編一個(gè)簡單的求n!的程序。（Infineon筆試試題）19、用一種編程語言寫n!的算法。（威盛VIA2003.11.06上海筆試試題）20、用C語言寫一個(gè)遞歸算法求N!;（華為面試題）21、給一個(gè)C的函