Verilog語言示例_第1頁
Verilog語言示例_第2頁
Verilog語言示例_第3頁
Verilog語言示例_第4頁
Verilog語言示例_第5頁
已閱讀5頁，還剩14頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、設計示例一 設計示例一設計示例一 設計示例二 clrdqclkclrdqclkclrdqclkq0d0clrdqclkd3d2q2q3q1d1clrbclkf4f3f2f1四位寄存器電路結構圖 設計示例二設計示例二 設計示例三 宏定義 stim,可使源程序簡潔定義事件end_first_pass 設計示例三 （續(xù)）設計示例三 (續(xù)）Verilog HDL 設計示例四 有限狀態(tài)機的設計有限狀態(tài)機的設計 設計示例四 （續(xù)）!Reset/F=0 G=0Idle Start StopClear A/G=0 !AA/F=1 !Reset /F=0 G=0!Reset /F=0 G=0 !Reset |

2、!A/F=0 G=1 設計示例四 （續(xù)） 設計示例四 （續(xù)） 設計示例四 （續(xù)）設計示例四 （續(xù)） 設計示例四 （續(xù)） 設計示例四 （續(xù)）設計示例四 （續(xù)）設計示例四 （續(xù)） always (state or Reset or A) always (state or Reset or A) begin begin if ( !Reset) F = 0; if ( !Reset) F = 0; else if (state = Stop) F = 1; else if (state = Stop) F = 1; end end always (state or Reset or A) always (state or Reset or A) begin begin if (! Reset) G = 0; if (! Reset) G = 0; else if (state = Clear) G = 1; else if (state = Clear) G = 1; end end 人有了知識，就會具備各種分析能力，明辨是非的能力。所以我們要勤懇讀書，廣泛閱讀，古人說“書中自有黃金屋?！蓖ㄟ^閱讀科技書籍，我們能豐富知識，培養(yǎng)邏輯思維能力；通過閱讀文學作品，我們能提高文學鑒賞水平，培養(yǎng)文學情趣；通過閱讀報刊，我們能增長見識

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論