完整的FullCustom設(shè)計(jì)系統(tǒng)環(huán)境

1、Introduction完整的Full-Custom設(shè)計(jì)系統(tǒng)環(huán)境1. 設(shè)計(jì)資料庫(kù)-Cadence Design Framework II2. 電路編輯環(huán)境-Text editor / schematic editor3. 電路模擬軟體-spice4. 佈局編輯軟體-Candence virtuoso5. 佈局驗(yàn)證軟體-diva, Dracula/Inquery, Hercules系統(tǒng)環(huán)境1. 工作站2. unix-based 作業(yè)系統(tǒng)工作站使用初級(jí)入門基本指令簡(jiǎn)介：1. ls：檢視目錄下所有檔案。2. clear：清除螢?zāi)弧?. pwd：顯示目前工作的目錄。4. cd：改變目錄。5. rm：刪

2、除檔案。6. cp：複製檔案。7. mv：移動(dòng)檔案。8. mkdir：建立目錄。9. rmdir：刪除目錄。10. find：尋找檔案。11. passwd：改變密碼。12. chfn：改變?nèi)?3. finger：顯示使用者資訊。14. rusers：顯示所有使用者。指令再介紹：1.登錄步驟 login ：_(輸入username) password：_(輸入密碼)2.登出步驟 logout 或 exit3.線上指令說(shuō)明 執(zhí)行格式： man command-name4.改變工作目錄位置 執(zhí)行格式： cd name Example： cd dir1 改變目錄位置，至dir1之目錄位置下。5.

3、複製檔案 執(zhí)行格式： cp -r source destination Example： cp file1 file2 將檔案file1複製成file2。 cp r dir1 dir2 複製整個(gè)目錄。6.搬移或更改檔案、目錄名稱。 執(zhí)行格式： mv source destinationExample： mv file1 file2 將檔案file1，更改檔名為file2。 mv file1 dir1 將檔案file1，移到目錄dir1下，檔名仍為file1。 mv dir1 dir2 改目錄名稱dir1為dir2。7.建立新目錄 執(zhí)行格式： mkdir directory-name Examp

4、le： mkdir dir1 建立一新目錄dir1。8.刪除目錄 執(zhí)行格式： rmdir directory-name 或 rm directory-name Example： rmdir dir1 刪除目錄dir1，但dir1下必須沒(méi)有檔案存在，否則無(wú)法刪除。 rm r dir1 刪除目錄dir1，及其下所有檔案及子目錄。9.刪除檔案 執(zhí)行格式： rm filename (filename可為檔名，或檔名縮寫符號(hào)。)Example：rm file1 刪除檔名為file1之檔案。rm file? 刪除檔名中有五個(gè)字元，前四個(gè)字元為file之所有檔案。rm f* 刪除檔名中，以f為字首之所有檔案

5、。PC怎麼連工作站?1. 桌面改為 1024*768*256色2. 執(zhí)行 Xs.exesol08:> who    e2486* pts/2 Dec 28 11:43事前準(zhǔn)備所需檔案: 用途cds.lib Library definition025.tf Technology file for design rule display.drf layer display informationdrc Design rule check lvs Layout v.s. Schematiclpe Post layout extraction divaDRC.rul

6、 on-line DRC check(DIVA)mix025_1.l Models library for 0.25um(tsmc)檔案來(lái)源：可以先從/user3/master/n2689179複製tsmc_025c目錄到自己的目錄指令：cp -rf /user3/master/n2689179/tsmc_025c /自己的目錄路徑/其中自己的目錄路徑可以打指令pwd得知drclvslpetechfile025.tfsimulation根目錄mix025_1.lcheckdivaDRC.rulworkcds.libmodelsdisplay.drfe24xxxxx檔案安放：Start Cade

7、nce一.在Terminal視窗 xhost + cd work(進(jìn)去有放cds.lib的目錄) icfb&二.出現(xiàn)畫面1.數(shù)字應(yīng)該是4.4.52.若不是4.4.5,代表使用到舊版的cadence了,請(qǐng)從第一點(diǎn)重新開始CIW(command Interpreter window)三.點(diǎn)選在CIW視窗的上面工具列ToolsLibrary Manager，會(huì)出現(xiàn)LM視窗LM(Library Manager)四.建立新的Library1. 點(diǎn)選LM視窗上面的工具列FileNewLibrary2. 會(huì)產(chǎn)生New Library畫面1. 在name填上Library名稱2. 點(diǎn)選下面的OK3.

8、出現(xiàn)下列畫面1. 選擇Compile a new techfile2. 點(diǎn)選上面的OK4. 出現(xiàn)Load Technology File視窗1. 鍵入/techfile/025_v1.tf2. 點(diǎn)選OK3. 即建立以025_v1.tf為technology file的new library “hw1”五.建立Cell View1. 第四點(diǎn)成功之後，會(huì)在LM視窗的Library列表出現(xiàn)第四點(diǎn)建立的new library名稱1. 在tool改選擇Virtuso,會(huì)在view name出現(xiàn)layout2. 在cell name填上名稱3. 按OK之後，會(huì)開啟layout editor的畫面若要產(chǎn)生S

9、chematic view, Tool欄要選取Composer-Schematic.若要產(chǎn)生Symbol view, Tool欄要選取Composer-Symbol.2. 點(diǎn)選該名稱，比如hw1,再選LM視窗上工具列FileNewCell ViewStart LayoutLSW(Layout selection window)一. 在LM視窗用滑鼠左鍵點(diǎn)選Library的hw1再點(diǎn)選cell的inv再連續(xù)點(diǎn)選view的layout兩次，或是用右鍵open,即可開啟layout視窗二. Layout Editor常用功能鍵指令顯示因?yàn)槭菕?cǎi)用0.25um 5 metal & 1 poly，

10、所以LSW應(yīng)該是看到以上的畫面。如果不是的話,則有可能是create library 時(shí) technology file 沒(méi)有設(shè)對(duì)。三.Layout的基本操作1. 設(shè)定視窗的點(diǎn)距(Grid)，點(diǎn)選Layout視窗上面的指令選項(xiàng)OptionDisplay設(shè)定grid的顯示方式,通常是dots設(shè)定minor grid的間距,通常是0.05設(shè)定major grid的間距, 通常是0.1設(shè)定X軸移動(dòng)的最小間距,0.01設(shè)定Y 軸移動(dòng)的最小間距,0.012.設(shè)定是否有Gravity的功能，點(diǎn)選Layout視窗的指令列OptionsLayout Editor，依照個(gè)人使用習(xí)慣與需要來(lái)選擇是否Gravity

11、 On Gravity On：當(dāng)滑鼠指標(biāo)靠近物件時(shí)即被吸到該物件的邊緣3.用 ruler 把長(zhǎng)度量好, 用右鍵點(diǎn)選 LSW 中所要用的 layer, 再點(diǎn)選常用功能欄中的 rectangular 或 polygon 來(lái)畫.4.如果邊長(zhǎng)要糾正的話, 可使用stretch 來(lái)達(dá)成, 或者是用reshape 這功能.5. 若要取消指令重選新指令，最好先按Esc鍵6. Layout 時(shí)要注意layers 之間的距離(參考design rule)7. 偶而可以點(diǎn)選Layout上面的指令DesignSave做儲(chǔ)存動(dòng)作，免得夜長(zhǎng)夢(mèng)多，天有不測(cè)風(fēng)雲(yún)，人有旦夕禍福8. 用label 來(lái)定義端點(diǎn)名稱，每當(dāng)打上la

12、bel時(shí)，記得要點(diǎn)選該label，然後按q ,改變?cè)搇abel的layer成text2四.當(dāng)在畫的途中，可以使用on-line drc(DIVA)來(lái)檢查是否違反design rule1. 點(diǎn)選Layout視窗上面的指令VerifyDRC2. 出現(xiàn)DRC視窗若無(wú)法讀取divaDRC.rul, l 1.取消選取Rules Library,2.給全路徑./techfile/divaDRC.rull 或直接將divaDRC.rul copy到所使用的library中(ex: hw1).3.4. 按OK之後，會(huì)開始跑DRC，若有錯(cuò)誤，CIW對(duì)話盒會(huì)秀出錯(cuò)誤並且在Layout視窗也會(huì)有marker閃爍5.

13、 可以點(diǎn)選Layout視窗上面的指令VerifyMakersExplain，然後選擇Layout視窗中閃動(dòng)線條，即可知所犯的錯(cuò)誤6. 若要消除在Layout視窗閃爍的marker，點(diǎn)選Layout視窗上面的指令VerifyMarkersdelete all，出現(xiàn)下面視窗，再點(diǎn)選OK即可。7.當(dāng)全部畫完時(shí)，務(wù)必要on-line DRC成功才行五.以上是大致的使用方法,若要更詳細(xì)可 reference CIC 的Full-Custom IC Design KIT (basic) Training Manual.以下是NMOS和PMOS的Layout圖NMOS layout viewpolycont

14、actMetal1n+ implantp+ implantThin oxidePMOS layout viewn-welln+ implantp+ implantStart schematic一. 建立Schematc view：跟建立layout view方法一樣（請(qǐng)參考Start Cadence的第五大點(diǎn)的第二小點(diǎn)），先點(diǎn)選要LM視窗預(yù)定的library，再點(diǎn)選LM視窗的FileNewCell view，按OK之後，即可建立Schematic View二.若Schematic View已存在，在LM視窗用滑鼠左鍵點(diǎn)選Library的hw1再點(diǎn)選cell的inv再連續(xù)點(diǎn)選view的schem

15、atic兩次，或是用右鍵open,即可開啟schematic視窗三.點(diǎn)選Schematic視窗上面的指令集AddInstance，出現(xiàn)Add Instance視窗再點(diǎn)選Add Instance視窗的Browser，選擇analoglib中常用的元件常用元件analoglib PMOS pmos4 NMOS nmos4 正電壓Vdd 接地 Gnd1. 選完所需的元件之後, 利用narrow wire 將之線路接起來(lái).2. 加 pin , 給 pin name 且要指示 input , output ,inout , 若有做layout的話, 要標(biāo)示相同.3. 點(diǎn)選 nmos à 再選

16、properties (按 q 鍵 ) , 標(biāo)明 model name ,width ,length, 同理 for pmos.Model name 是以width,length 來(lái)決定用那一個(gè)model , 可由models目錄下的README 中得知,比如L=1um W=1um for nmos和 pmos 經(jīng)查閱可用 (nch.1,pch.1) 等等.(也可以只用nch , pch , 因?yàn)閞un hspice時(shí)會(huì)自動(dòng)幫你判斷.)4. 最後 Design àCheck and Save , 若有error 則schematic view 上有閃動(dòng) ,此時(shí)可選 Check 

17、24; Find Marker 來(lái)看 error 的原因.Start symbol一. 由Schematic產(chǎn)生symbol1. 打開Schematic view2. 點(diǎn)選Schematic視窗上面指令集的DesignCreate cellviewFrom cellview按OK按OK3. 點(diǎn)選 partName à按 q 鍵 出現(xiàn) properties 的對(duì)話盒把partName依電路的特性改成所要的name 比如 inv 等.4.可用 ADD à shape內(nèi)的各種形狀來(lái)修飾這symbol的外觀.5.完成之後, Check-Cross View check, 然後 De

18、sign à save6. 按照以上步驟來(lái)產(chǎn)生的symbol必須注意的若更改 schematic 的input,output label, 且必須更改其 symbol的input,output label, 不然會(huì)發(fā)生閃動(dòng)的errorStart PDRACULA當(dāng)晶片設(shè)計(jì)在 Opus 中完成後, 必須將 Opus layout view 轉(zhuǎn)成 GDSII-format data , 經(jīng)局驗(yàn)證器驗(yàn)證無(wú)誤後, 再交光罩或製程公司, 其接收的 format 包括GDSII , CIF , Applicon, 其中 CIF 為可讀的 ASCII format , 但只有學(xué)校使用它, GDSI

19、I 及 Applicon 為不可讀的 binary format, 而 GDSII 使用率最高, 是IC 工業(yè)界佈局資料交換的標(biāo)準(zhǔn)格式. Dracula 則被公認(rèn)是佈局驗(yàn)證的標(biāo)準(zhǔn),幾乎全世界所有IC 公司都拿它來(lái)作sign-off的憑據(jù).How to DRC(1) Stream out for drc ( 產(chǎn)生 GDSII file - *.db )點(diǎn)選CIW對(duì)話盒的File à Exportà stream 出現(xiàn)以下的表單,要填Run Directory 和Output File 接著按 Library Browser 這button 點(diǎn)選要 stream out 的 l

20、ayout.若成功的話，會(huì)在/check/inv的目錄出現(xiàn)inv.db和PIPO.log另外還會(huì)出現(xiàn)成功的視窗(2) 修改 drc 修改以下部分: INDISK = *.db PRIMARY = * OUTDISK = *.out PRINTFILE = *然後 save 在之前 *.db 所放的目錄. (3) Run PDRACULA到放 *.db 和 drc 的目錄下 (ex: /check/inv)Ø PDRACULA : /g drc n : /f ( 說(shuō)明會(huì)跑幾個(gè) stages)Ø ls ( 看其中是否產(chǎn)生 )Ø &若所有 stages 都完,

21、就會(huì)產(chǎn)生 *.sum ( 不順利的話, 就要重 run , 而如果是打 >drc.log & , 目的是要將 run期間出現(xiàn)的message save 到 drc.log 這 file 中.)(4) Debug layout viewOpen *.sum 找以下這一段 若有error,則會(huì)出現(xiàn)文字告訴是什麼樣的error若沒(méi)有error,則不會(huì)出現(xiàn)文字成功的話, 要把 *.sum copy多一份到其他的目錄, 不然 run lvs 時(shí)會(huì)被cover 掉.如果失敗 的話, 把該layout view 打開Tools à InQuery ;命令列會(huì)多出3個(gè)選項(xiàng)(DRC, L

22、VS, LPE).DRC à Setup .DRC à Select Error Files .(以上假設(shè)有很多error 的話 , 任一點(diǎn)選其一) Ok 之後, error 就會(huì)在 layout view 上顯示出來(lái) ,然後可用 DRCàExplain ,然後點(diǎn)選任一error 就會(huì)告知error 的原因, 完成修改之後,由Tools à layoutà Verify àDRC, 確定沒(méi)問(wèn)題之後存檔回到第3 步驟 重run.How to LVS 確定 DRC 要成功才進(jìn)行 .(1) CDL out for lvs在CIW下選 Fil

23、eà Exportà CDL 出現(xiàn)以下的表單接著按 Library Browser 這 button 找要 CDL out 的 schematic.一定要填之後會(huì)在Run Directionary產(chǎn)生netlist檔(2) 修改netlist，把CDL產(chǎn)生的netlist1.EQUIV前再加*號(hào)2.將所有的NM改成N PM改成P(3) run LOGLVS在 *.sum , *.db 的目錄下 runØ LOGLVS cir * 是根據(jù)cdl out form 中 Output File 所填的name . con * 是根據(jù)cdl out form 中 Top

24、Cell Name 所填的name . Ø : htv: cir netlist: con inv: x 結(jié)果會(huì)產(chǎn)生 LVSLOGIC.DAT (4) 修改lvs open lvs 這檔案, 修改的地方參照 drc 的第2步驟(5) run PDRACULA 參照 drc 的第3步驟 , 不同的只是 : /g lvs n 而巳 (Ø >lvs.log & ;若abort, 則可check 此lvs.log的內(nèi)容.) 結(jié)果會(huì)產(chǎn)生 *.lvs (6) Debug LVS Open *.lvs 找以下這一段 (這是有 layout 和 schematic 中電晶體的

25、 width 和 length 不match的情形)這是 inverter 的例子,電晶體的數(shù)量有match.指電晶體在schematic view 中的接法,如上例VI (Gate) ,GND!(Source),VO(Drain)指電晶體在layout view 中的接法,其中 X ,Y 為其所在的位置. 若固定 schematic 中電晶體的 width 和 length 來(lái)對(duì) layout 做修正: 首先把該layout view 打開 Tools à InQueryok LVS à Setupà View Lvs輸入選項(xiàng)(Select Error, Sho

26、w Net or Device 等等)之後, 此時(shí)layout view 中就會(huì)顯示error 出來(lái), 便可做修改了. 然後重做 DRC 全套.How to LPE 確定 LVS 要成功才進(jìn)行 ,因?yàn)長(zhǎng)PE 除了做 post layout extraction 之後, 還重做LVS (1) 修改 lpe open lpe 這檔案, 修改的地方參照 drc 的第2步驟(2) LVSLOGIC.DAT ?查看要 run lpe的目錄, 如果沒(méi)有的話, 重 run lvs 的第2步驟.(3) run PDRACULA 參照 drc 的第3步驟，不同的只是 : /g lpe n 而巳 結(jié)果會(huì)在該目錄產(chǎn)

27、生 SPICE.DAT檔。(4) 修改SPICE.DATopen 此檔，依以下的方式做修改:(1) 把 .GLOBAL 之前的 * 去除.(2) 修改電晶體 model ( N à nch.2 ; P à pch.2 ). 或 ( N à NCH ; P à PCH )自己加的部份:(1) 加 model library 及其完整路徑.(2) 加 spice circuit netlist ( 可查閱 spice 的書本 ) 依上圖的 subckt 的宣告改完之後, save 成 *.sp存在simulation相對(duì)目錄裡面(5)修改model目錄裡面的

28、mix025_1.l檔開啟之後,找到*2.5V NOMINAL Vt DEVICES LIB*以下分別有五個(gè)區(qū)段( .LIB TT, .LIB SS, .LIB FF, .LIB SF, .LIB FS).lib '/mix025_1.l' MOS 改為.lib '/自己的路徑/models/mix025_1.l' MOS 而自己的路徑可打指令 pwd 來(lái)得知.(6)Run Hspice依 Hspice 的第 (7) 步驟進(jìn)行. (下一個(gè)section )Start Hspicehspice file ( *.sp ) 的來(lái)源有三種方式:(一) 自己寫(二) 由

29、 lpe 產(chǎn)生 SPICE.DAT(Þ post-layout simulation)(三) 由 schematic 經(jīng) start to Hspice 的步驟得到(Þ pre-layout simulation) 以下是介紹第三種方式:(1) 在自己的lib依照 Start Cadence 中, create new cell.(2) Create schematic view & open ( 以 inverter 為例 )選 component , 用 browser 選自己先前所建的inverter symbol,再由 analoglib 中選 vdc (

30、DC source ) , vdd , gnd , vpulse (square wave source) 如下圖所示:利用 properties 點(diǎn)選 source將參數(shù)設(shè)定好, 如下圖所示:完成之後, Design à Check & Save , 然後進(jìn)行 start to Hspice.Start to Hspice(1)在Schematic View中選Tools à Analog Environment , 以下圖示:OK(2) Setup à Simulator/Directory/HostOK (Saving state)OKCheck m

31、odel library path是否正確.(3) Setup à Model PathChange Simulator and Project Directory.l 選擇分析類別 ex：tran是用來(lái)分析time domain的波形。l 輸入要看的範(fàn)圍(4) Analysis à Choose(5) Simulation à Netlist à Create Final (產(chǎn)生schematic view的netlist "hspiceFinal") 選擇 file à save as , 打存放的路徑加檔名.(存成 *

32、.sp)(5) Open *.sp 補(bǔ)加Lib path 和 post(註):.lib /user2/class/vlsi22/models/mix025_1.l TT / path of file “mix025_1.l” VDC VDD! GND! DC 2.5 /voltage of vdd!X1 A C CBAR Z SPICE /induce I/O of the schematicVS1 A GND! PULSE 2.5 0.0 10E-10 10E-10 10E-10 20E-9 40E-9 / Input_name:A; Input_type:PULSE: ;V1:2.5; V2:0.0; Delay_time:10E-10;/Rise_time:10E-10;Fall_time:10E-10;Pulse_width: 20E-9;Period: 40E-9 .TRAN 1.00000E-09 1.00000E-07 START= 1.00000E-10 /range of analysis.TEMP 25.0000 /T=25(6) Run HspiceØ 要run hspice之前，必須另外再開個(gè)Termi