第11章門電路與組合邏輯電路

1、第第11章章 門電路與組合邏輯電路門電路與組合邏輯電路11.1 數(shù)字電路概述數(shù)字電路概述11.2 分立元器件門電路分立元器件門電路11.3 集成門電路集成門電路11.4 邏輯代數(shù)邏輯代數(shù)11.5 組合邏輯電路的分析與設計組合邏輯電路的分析與設計11.6 常用的組合邏輯電路常用的組合邏輯電路（1）進位制：表示數(shù)時，僅用一位數(shù)碼往往不夠用，必須用進位計數(shù)的方法組成多位數(shù)碼。多位數(shù)碼每一位的構(gòu)成以及從低位到高位的進位規(guī)則稱為進位計數(shù)制，簡稱進位制。11.1.1 數(shù)制數(shù)制（2）基 數(shù)：進位制的基數(shù)，就是在該進位制中可能用到的數(shù)碼個數(shù)。（3） 位 權(quán)（位的權(quán)數(shù)）：在某一進位制的數(shù)中，每一位的大小都對應著

2、該位上的數(shù)碼乘上一個固定的數(shù)，這個固定的數(shù)就是這一位的權(quán)數(shù)。權(quán)數(shù)是一個冪。11.1 數(shù)字電路概述數(shù)字電路概述數(shù)碼為：09；基數(shù)是10。運算規(guī)律：逢十進一，即：9110。十進制數(shù)的權(quán)展開式：（1）十進制）十進制103、102、101、100稱為十進制的權(quán)。各數(shù)位的權(quán)是10的冪。同樣的數(shù)碼在不同的數(shù)位上代表的數(shù)值不同。任意一個十進制數(shù)都可以表示為各個數(shù)位上的數(shù)碼與其對應的權(quán)的乘積之和，稱權(quán)展開式。即：(5555)105103 510251015100又如：(209.04)10 2102 0101910001014 1021. 幾種常見的數(shù)幾種常見的數(shù)制制(2)二進制二進制數(shù)碼為：0、1；基數(shù)是2。

3、運算規(guī)律：逢二進一，即：1110。二進制數(shù)的權(quán)展開式：如：(101.01)2 122 0211200211 22 (5.25)10加法規(guī)則：0+0=0，0+1=1，1+0=1，1+1=10乘法規(guī)則：0*0=0， 0*1=0 ，1*0=0，1*1=1運算運算規(guī)則規(guī)則各數(shù)位的權(quán)是的冪各數(shù)位的權(quán)是的冪二進制數(shù)只有0和1兩個數(shù)碼，它的每一位都可以用電子元件來實現(xiàn)，且運算規(guī)則簡單，相應的運算電路也容易實現(xiàn)。數(shù)碼為：07；基數(shù)是8。運算規(guī)律：逢八進一，即：7110。八進制數(shù)的權(quán)展開式：如：(207.04)8 282 0817800814 82 (135.0625)10(3)八進制八進制(4)十六進制十六進

4、制數(shù)碼為：09、AF；基數(shù)是16。運算規(guī)律：逢十六進一，即：F110。十六進制數(shù)的權(quán)展開式：如：(D8.A)16 13161 816010 161(216.625)10各數(shù)位的權(quán)是各數(shù)位的權(quán)是8的冪的冪各數(shù)位的權(quán)是各數(shù)位的權(quán)是16的冪的冪結(jié)論結(jié)論一般地，N進制需要用到N個數(shù)碼，基數(shù)是N；運算規(guī)律為逢N進一。如果一個N進制數(shù)M包含位整數(shù)和位小數(shù)，即 (an-1 an-2 a1 a0 a1 a2 am)2則該數(shù)的權(quán)展開式為：(M)2 an-1Nn-1 an-2 Nn-2 a1N1 a0 N0a1 N-1a2 N-2 amN-m 由權(quán)展開式很容易將一個N進制數(shù)轉(zhuǎn)換為十進制數(shù)。 幾種進制數(shù)之間的對應關

5、系幾種進制數(shù)之間的對應關系十進制數(shù)二進制數(shù)八進制數(shù)十六進制數(shù)0123456789101112131415000000000100010000110010000101001100011101000010010101001011011000110101110011110123456710111213141516170123456789ABCDEF2. 不同數(shù)制間的轉(zhuǎn)換不同數(shù)制間的轉(zhuǎn)換（1）二進制數(shù)轉(zhuǎn)換為八進制數(shù)： 將二進制數(shù)由小數(shù)點開始，整數(shù)部分向左，小數(shù)部分向右，每3位分成一組，不夠3位補零，則每組二進制數(shù)便是一位八進制數(shù)。將N進制數(shù)按權(quán)展開，即可以轉(zhuǎn)換為十進制數(shù)。1、二進制數(shù)與八進制數(shù)的相互轉(zhuǎn)

6、換、二進制數(shù)與八進制數(shù)的相互轉(zhuǎn)換1 1 0 1 0 1 0 . 0 10 00 (152.2)8（2）八進制數(shù)轉(zhuǎn)換為二進制數(shù)：將每位八進制數(shù)用3位二進制數(shù)表示。= 011 111 100 . 010 110(374.26)82、二進制數(shù)與十六進制數(shù)的相互轉(zhuǎn)換、二進制數(shù)與十六進制數(shù)的相互轉(zhuǎn)換1 1 1 0 1 0 1 0 0 . 0 1 10 0 00 (1D8.6)16= 1010 1111 0100 . 0111 0110(AF4.76)16 二進制數(shù)與十六進制數(shù)的相互轉(zhuǎn)換，按照每4位二進制數(shù)對應于一位十六進制數(shù)進行轉(zhuǎn)換。3、十進制數(shù)轉(zhuǎn)換為二進制數(shù)、十進制數(shù)轉(zhuǎn)換為二進制數(shù)采用的方法 基數(shù)連除

7、、連乘法原理：將整數(shù)部分和小數(shù)部分分別進行轉(zhuǎn)換。 整數(shù)部分采用基數(shù)連除法，小數(shù)部分 采用基數(shù)連乘法。轉(zhuǎn)換后再合并。 2 44 余數(shù) 低位 2 22 0=K0 2 11 0=K1 2 5 1=K2 2 2 1=K3 2 1 0=K4 0 1=K5 高位 0.375 2 整數(shù) 高位 0.750 0=K1 0.750 2 1.500 1=K2 0.500 2 1.000 1=K3 低位整數(shù)部分采用基數(shù)連除法，先得到的余數(shù)為低位，后得到的余數(shù)為高位。小數(shù)部分采用基數(shù)連乘法，先得到的整數(shù)為高位，后得到的整數(shù)為低位。所以：(44.375)10(101100.011)2采用基數(shù)連除、連乘法，可將十進制數(shù)轉(zhuǎn)換

8、為任意的N進制數(shù)。 用一定位數(shù)的二進制數(shù)來表示十進制數(shù)碼、字母、符號等信息稱為編碼。 用以表示十進制數(shù)碼、字母、符號等信息的一定位數(shù)的二進制數(shù)稱為代碼。 編碼編碼 數(shù)字系統(tǒng)只能識別0和1，怎樣才能表示更多的數(shù)碼、符號、字母呢？用編碼可以解決此問題。 二-十進制代碼：用4位二進制數(shù)b3b2b1b0來表示十進制數(shù)中的 0 9 十個數(shù)碼。簡稱BCD碼。 2421碼的權(quán)值依次為2、4、2、1；余3碼由8421碼加0011得到；格雷碼是一種循環(huán)碼，其特點是任何相鄰的兩個碼字，僅有一位代碼不同，其它位相同。 用四位自然二進制碼中的前十個碼字來表示十進制數(shù)碼，因各位的權(quán)值依次為8、4、2、1，故稱8421

9、BCD碼。常常用用B BC CD D碼碼十進制數(shù) 8421碼 余3碼 格雷碼 2421碼5421碼012345678900000001001000110100010101100111100010010011010001010110011110001001101010111100000000010011001001100111010101001100110100000001001000110100101111001101111011110000000100100011010010001001101010111100權(quán)8421242154211. 數(shù)字信號和模擬信號比較數(shù)字信號和模擬信號比較電子電

10、路中的信號電子電路中的信號模擬信號模擬信號數(shù)字信號數(shù)字信號隨時間連續(xù)變化的信號隨時間連續(xù)變化的信號例：正弦波信號等。例：正弦波信號等。例：矩形脈沖信號。例：矩形脈沖信號。隨時間不連續(xù)變化的信號隨時間不連續(xù)變化的信號12.1.2 數(shù)字信號數(shù)字信號模擬信號模擬信號tu(t)tu(t)數(shù)字信號數(shù)字信號高電平高電平低電平低電平0.9UmtrtfUmtw0.5Um 脈沖幅度脈沖幅度Um脈沖上升時間脈沖上升時間tr脈沖下降時間脈沖下降時間tf2. 矩形脈沖信號矩形脈沖信號主要參數(shù)：主要參數(shù)：T0.1Um脈沖電壓的最大變化幅度脈沖電壓的最大變化幅度脈沖上升沿從脈沖上升沿從10% Um上升到上升到90% Um

11、所需要的時間所需要的時間脈沖下降沿從脈沖下降沿從90% Um下降到下降到10% Um所需要的時間所需要的時間0.9UmtrtfUmtw0.5Um 脈沖寬度脈沖寬度tw脈沖周期脈沖周期T和頻率和頻率f2. 矩形脈沖信號矩形脈沖信號參數(shù)：參數(shù)：正脈沖：正脈沖：負脈沖：負脈沖：T0.1Um從脈沖前沿上升到從脈沖前沿上升到50% Um起到脈沖后沿下降起到脈沖后沿下降到到50% Um為止的一段時間。為止的一段時間。占空比占空比q q脈沖寬度與周期的比值，即脈沖寬度與周期的比值，即q= tw /T1. 數(shù)字電路的特點數(shù)字電路的特點（1）只有高電平和低電平兩個狀態(tài)。）只有高電平和低電平兩個狀態(tài)。（2）各種半

12、導體器件都工作在開關狀態(tài)。）各種半導體器件都工作在開關狀態(tài)。（3）采用的數(shù)學工具是邏輯代數(shù)。）采用的數(shù)學工具是邏輯代數(shù)。（4）能對輸入信號進行各種算術和邏輯運算。）能對輸入信號進行各種算術和邏輯運算。（5）易于集成化。）易于集成化。（6）抗干擾能力強，精度高。）抗干擾能力強，精度高。12.1.3 數(shù)字電路數(shù)字電路數(shù)字電路研究的是電路的輸入輸出之間的邏輯關系，數(shù)字電路研究的是電路的輸入輸出之間的邏輯關系，所以又稱所以又稱邏輯電路邏輯電路。2. 數(shù)字電路的分類數(shù)字電路的分類（1）按電路的組成結(jié)構(gòu)分為分立元件電路和集成電路。按電路的組成結(jié)構(gòu)分為分立元件電路和集成電路。（2）按電路的集成大小分為按電路

13、的集成大小分為SSISSI、MSIMSI、LSILSI、VLSIVLSI。（3）按電路的半導體器件分為單極型集成電路和雙極按電路的半導體器件分為單極型集成電路和雙極型集成電路。型集成電路。（4）按電路有無記憶功能分為組合邏輯電路和時序邏按電路有無記憶功能分為組合邏輯電路和時序邏輯電路。輯電路。11.2 分立元件門電路分立元件門電路正邏輯系統(tǒng)：正邏輯系統(tǒng)：用用“1”代表高電平、代表高電平、“0”代表低電代表低電平平門電路：用以實現(xiàn)基本邏輯關系的電子電路。門電路：用以實現(xiàn)基本邏輯關系的電子電路。門電路主要有：門電路主要有：與門與門、或門或門、非門、與非門非門、與非門、 或非門或非門、 異或門異或門

14、等。等?；具壿嬯P系：基本邏輯關系：與與( and )、或、或(or )、非、非( not )。負邏輯系統(tǒng)：負邏輯系統(tǒng)：用用“0”代表高電平、代表高電平、“1”代表低電平代表低電平1.“與與”的邏輯意義的邏輯意義11.2.1 二極管二極管與門電路與門電路決定事件發(fā)生的各條件中，所有條件都具備，事件決定事件發(fā)生的各條件中，所有條件都具備，事件才會發(fā)生（成立）。才會發(fā)生（成立）。條件具備：條件具備：開關均閉合開關均閉合事件發(fā)生：事件發(fā)生：燈亮燈亮EFAB規(guī)定：規(guī)定：2. 二極管與門電路二極管與門電路（1）電路及工作原理）電路及工作原理與門輸入輸出電壓關系與門輸入輸出電壓關系（二極管為理想二極管）（

15、二極管為理想二極管）YVD1VD2AB+5VR(a)與邏輯狀態(tài)表（真值表）與邏輯狀態(tài)表（真值表） （2）與門的邏輯功能）與門的邏輯功能ABY001101010001用用“1”代表高電平代表高電平(3V），），“0”代表低電平代表低電平(0V）&ABY(b)邏輯符號邏輯符號(c)邏輯表達式邏輯表達式邏輯乘邏輯乘邏輯與邏輯與(d)與邏輯運算規(guī)則與邏輯運算規(guī)則0 0=0 0 1=01 0=0 1 1=1Y=AB 下圖為一個三輸入與門電路的輸入信號下圖為一個三輸入與門電路的輸入信號A、B、C和輸出信號和輸出信號Y的波形圖。的波形圖。ABCY1.“或或”的邏輯意義的邏輯意義11.2.2 二極管或

16、門電路二極管或門電路決定事件發(fā)生的各條件中，有一個或一個以上的決定事件發(fā)生的各條件中，有一個或一個以上的條件具備，事件就會發(fā)生（成立）。條件具備，事件就會發(fā)生（成立）。條件具備：條件具備：開關至少開關至少一個閉合一個閉合事件發(fā)生：事件發(fā)生：燈亮燈亮規(guī)定：規(guī)定：AEYB（1）電路及工作原理）電路及工作原理2. 二極管或門電路二極管或門電路或門輸入輸出電壓關系或門輸入輸出電壓關系YVD1VD2ABR（2）或門的邏輯功能）或門的邏輯功能ABY001101010111(a)邏輯狀態(tài)表（真值表）邏輯狀態(tài)表（真值表）用用“1”代表高電平代表高電平(3V），），“0”代表低電平代表低電平(0V） 1ABY邏

17、輯加邏輯加邏輯或邏輯或Y=A+B0+0=0 0+1=11+0=1 1+1=1(b)邏輯符號邏輯符號(c)邏輯表達式邏輯表達式(d)或邏輯運算規(guī)則或邏輯運算規(guī)則 下圖為一個三輸入或門電路的輸入信號下圖為一個三輸入或門電路的輸入信號A、B、C和輸出信號和輸出信號Y的波形圖。的波形圖。ABCYAEFR1.“非非”的邏輯意義的邏輯意義11.2.3 三極管非門電路三極管非門電路決定事件發(fā)生的條件只有一個，條件不具備時事件決定事件發(fā)生的條件只有一個，條件不具備時事件發(fā)生（成立），條件具備時事件不發(fā)生。發(fā)生（成立），條件具備時事件不發(fā)生。條件具備：條件具備：開關斷開開關斷開事件發(fā)生：事件發(fā)生：燈亮燈亮規(guī)定：

18、規(guī)定：（假設三極管的飽和壓降為（假設三極管的飽和壓降為0V）2. 三極管非門電路三極管非門電路（1）電路及工作原理）電路及工作原理非門輸入輸出電壓關系非門輸入輸出電壓關系AY+12V-12VRB1RB2RC=30 1k 1.2k 10k （2）非門的邏輯功能）非門的邏輯功能用用“1”代表高電平代表高電平(3V和和12V），），“0”代表低電平代表低電平(0V）AY0110(a)邏輯狀態(tài)表（真值表）邏輯狀態(tài)表（真值表）(b)邏輯符號邏輯符號邏輯非邏輯非邏輯反邏輯反AY1F=A1001,(c)邏輯表達式邏輯表達式(d)非邏輯運算規(guī)則非邏輯運算規(guī)則1. 體積大、工作不可靠。體積大、工作不可靠。2.

19、需要不同電源。需要不同電源。3. 各種門的輸入、輸出電平不匹配。各種門的輸入、輸出電平不匹配。分立元件門電路的缺點分立元件門電路的缺點CBAF 條件條件A、B、C都具備時，都具備時，事件事件F F不發(fā)生不發(fā)生。11.3 集成門電路集成門電路11.3.1 與非門與非門1.“與非與非”的邏輯意義的邏輯意義2. 邏輯表達式邏輯表達式AFBC00011001010111010011101101111110&ABCF3. 邏輯符號邏輯符號4. 邏輯狀態(tài)表（真值表）邏輯狀態(tài)表（真值表）條件條件A、B、C任一具備時，任一具備時，事件事件F F不發(fā)生不發(fā)生。11.3.2 或非門或非門CBAF 1.“或

20、非或非”的邏輯意義的邏輯意義2. 邏輯表達式邏輯表達式3. 邏輯符號邏輯符號 1ABCFAFBC000110000100110000101010011011104. 邏輯狀態(tài)表（真值表）邏輯狀態(tài)表（真值表）條件條件A、B有一個具備，另一個不具備則有一個具備，另一個不具備則F發(fā)生。發(fā)生。11.3.3 異或門異或門BABABAF =1ABF1.“異或異或”的邏輯意義的邏輯意義2. 邏輯表達式邏輯表達式3. 邏輯符號邏輯符號ABF001101010110輸入相同時，輸出為輸入相同時，輸出為0；輸入相異時，輸出為；輸入相異時，輸出為1。4. 邏輯狀態(tài)表（真值表）邏輯狀態(tài)表（真值表）本次課掌握內(nèi)容 與門

21、、或門、非門、與非門、或非門、異與門、或門、非門、與非門、或非門、異或門的邏輯功能、邏輯符號、邏輯表達式、或門的邏輯功能、邏輯符號、邏輯表達式、邏輯狀態(tài)表。邏輯狀態(tài)表。&ABF=1ABF&ABF 1ABFAF1 1ABF練習：已知輸入信號的波形如圖所示，畫出練習：已知輸入信號的波形如圖所示，畫出F1、F2、F3、F4、F5的波形。的波形。5FABAB4F =A+B3F =AB2FAB 1FA+B AB11.4 邏輯代數(shù)邏輯代數(shù) 將門電路按照一定的規(guī)律連接起來，可以將門電路按照一定的規(guī)律連接起來，可以組成具有各種邏輯功能的邏輯電路。分析和設組成具有各種邏輯功能的邏輯電路。分析和設

22、計邏輯電路的數(shù)學工具是邏輯代數(shù)（又叫布爾計邏輯電路的數(shù)學工具是邏輯代數(shù)（又叫布爾代數(shù)或開關代數(shù)）。邏輯代數(shù)具有代數(shù)或開關代數(shù)）。邏輯代數(shù)具有3 3種基本運種基本運算：與運算（邏輯乘）、或運算（邏輯加）和算：與運算（邏輯乘）、或運算（邏輯加）和非運算（邏輯非）。非運算（邏輯非）。2. 基本運算基本運算1. 常量之間的關系常量之間的關系分別令分別令A=0及及A=1代入這些公式，即代入這些公式，即可證明它們的正確性?？勺C明它們的正確性。11.4.1 邏輯代數(shù)的運算規(guī)則和常用公式邏輯代數(shù)的運算規(guī)則和常用公式3. 基本運算定律基本運算定律A+0=A A+1=1 A 0 =0 A=0 A 1=A（1）0-

23、1律律（2）交換律）交換律A+B=B+AA B=B A（3）結(jié)合律）結(jié)合律A+(B+C)=(A+B)+C=(A+C)+BA (B C)=(A B) C利用真值表很容易證明利用真值表很容易證明這些公式的正確性。如這些公式的正確性。如證明證明AB=BA：（4）分配律）分配律A(B+C)=A B+A CA+B C=(A+B)(A+C)普通代普通代數(shù)不適數(shù)不適用用!(A+B)(A+C)=AA+AB+AC+BC分配律分配律A(B+C)=AB+ACA(B+C)=AB+AC=A+AB+AC+BC重疊律重疊律AA=AAA=A=A(1+B+C)+BC分配律分配律A(B+C)=AB+ACA(B+C)=AB+AC=

24、A+BC（0101）律）律A+1=1A+1=1證明：證明：A+BC=(A+B)(A+C)A=A（7）還原律）還原律（8）反演律（摩根定理）反演律（摩根定理）A+BA BABAB1AAAAA0A AA AA （5）互補律）互補律（6）重疊律）重疊律常用公式ABABA （1）證明：證明：()ABABA BBA 4、常用公式、常用公式吸收律吸收律1分配律分配律AABA （2）證明：證明：(1)AABABA吸收律吸收律2利用此公式可以對邏輯式進行化簡。利用此公式可以對邏輯式進行化簡。例如：例如：()ABCDABD EFABCD被吸收被吸收AABAB （3）吸收律吸收律3證明：證明：AABAABAB (

25、)AB AAAB 例如：例如：DCBCADCBCAA 被吸收被吸收ABACBCABAC （4）推論：推論：ABACBC (a,b,c,)ABACf冗余律冗余律（多余項定理）（多余項定理）證明：證明：()ABACBCABACAA BCABACABCABCABAC 例如：例如：ABACBCDABACBCBCDABACBCABAC1吸收吸收吸收吸收11.4.2 邏輯函數(shù)的表示方法邏輯函數(shù)的表示方法1、邏輯函數(shù)的建立、邏輯函數(shù)的建立邏輯函數(shù)邏輯函數(shù)F(A,B,C)f事件發(fā)生的條件為輸入變量，事件的結(jié)果事件發(fā)生的條件為輸入變量，事件的結(jié)果為輸出變量。為輸出變量。（1）真值表（邏輯狀態(tài)表）真值表（邏輯狀態(tài)

26、表）2、邏輯函數(shù)的表示方法、邏輯函數(shù)的表示方法n n個變量可以有個變量可以有2 2n n個組合，一般個組合，一般按二進制的順序，輸出與輸入狀態(tài)按二進制的順序，輸出與輸入狀態(tài)一一對應，列出所有可能的狀態(tài)。一一對應，列出所有可能的狀態(tài)。（2）邏輯函數(shù)表達式）邏輯函數(shù)表達式把邏輯函數(shù)的輸入、輸出關系寫成把邏輯函數(shù)的輸入、輸出關系寫成與與、或或、非非等邏輯運算的組合式。等邏輯運算的組合式。例如例如：FABCABCABCABCABC 若表達式的乘積項中包含了所有輸入變量的原變?nèi)舯磉_式的乘積項中包含了所有輸入變量的原變量或反變量，則這一項稱為量或反變量，則這一項稱為最小項最小項。如何根據(jù)真值表寫邏輯函數(shù)表

27、達式？如何根據(jù)真值表寫邏輯函數(shù)表達式？FABCABCABC（3）邏輯圖：）邏輯圖：把相應的邏輯關系用邏輯符號和連線表示出來。把相應的邏輯關系用邏輯符號和連線表示出來。&AB&CD 1FF=AB+CD（4）波形圖）波形圖 反映輸入和輸出波形變化規(guī)律的圖形稱為波形反映輸入和輸出波形變化規(guī)律的圖形稱為波形圖，又稱時序圖。圖，又稱時序圖。 波形圖能清晰地反映出變量間的時間關系以及波形圖能清晰地反映出變量間的時間關系以及函數(shù)值隨時間變化的規(guī)律，但不能直接表示出變量函數(shù)值隨時間變化的規(guī)律，但不能直接表示出變量間的邏輯關系。間的邏輯關系。例例1：FABCABCABC11.4.3 11.4.3

28、 邏輯函數(shù)的化簡邏輯函數(shù)的化簡ABCAB(CC)ABCABA(BCB)A(CB)ACAB例例2：FABAB BCBC ()()ABABBCBC ()()ABAB CCBC AABC ABABCABCABCABCBC ABACBC 摩根定理摩根定理FABCABCABCABCABC 邏輯相鄰邏輯相鄰ABCABCBC邏輯相鄰的項可以邏輯相鄰的項可以合并，消去一個因子合并，消去一個因子例例3：FBCABCABCABC AB=ACB=C?A+B=A+CB=C?請注意與普通代數(shù)的區(qū)別！請注意與普通代數(shù)的區(qū)別！11.5.1 組合邏輯電路的分析組合邏輯電路的分析1. 由邏輯圖寫出邏輯關系表達式。由邏輯圖寫出邏

29、輯關系表達式。分析步驟：分析步驟：2. 對邏輯函數(shù)進行化簡。對邏輯函數(shù)進行化簡。3. 列出邏輯狀態(tài)表并說明邏輯功能。列出邏輯狀態(tài)表并說明邏輯功能。邏輯電邏輯電路圖路圖輸入輸出之間的輸入輸出之間的邏輯關系邏輯關系11.5 組合邏輯電路的分析與設計組合邏輯電路的分析與設計例例1 1 分析下圖的邏輯功能。分析下圖的邏輯功能。 &ABFABABBA BABA BABAF BABABABA 11】【A B F 0 0 1 0 1 0 1 0 0 1 1 1 真值表真值表特點：特點：輸入相同，輸出為輸入相同，輸出為“1”； 輸入不同，輸出為輸入不同，輸出為“0”。同或門同或門BAF =1ABFFA

30、 BA B 例例2 分析下圖的邏輯功能。分析下圖的邏輯功能。 &ABFBBAABA FBBAABA BBAABA ）（）（BABA BA BBA ABA 】【A B F 0 0 0 0 1 1 1 0 1 1 1 0 真值表真值表特點：特點：輸入相同，輸出為輸入相同，輸出為“0”； 輸入不同，輸出為輸入不同，輸出為“1”。異或門異或門BAF BABAF =1ABF1例例3 分析下圖的邏輯功能。分析下圖的邏輯功能。 01被封鎖被封鎖1=1BMF&A1】【=010被封鎖被封鎖1特點：特點： M=1時選通時選通A路信號；路信號； M=0時選通時選通B路信號。路信號。M&AB1

31、F選通電路選通電路習題習題12.9 下圖為一密碼鎖控制電路。開鎖的條件是下圖為一密碼鎖控制電路。開鎖的條件是撥對密碼，鑰匙插入鎖眼將開關閉合。當兩個條件同撥對密碼，鑰匙插入鎖眼將開關閉合。當兩個條件同時滿足時，開鎖信號為時滿足時，開鎖信號為1，將鎖打開。否則，報警信，將鎖打開。否則，報警信號為號為1，接通警鈴。試分析密碼，接通警鈴。試分析密碼ABCD是多少？是多少？ &AB+5VCDS開鎖信號開鎖信號報警信號報警信號111】【&AB+5VCDS開鎖信號開鎖信號報警信號報警信號11111110011100開鎖的條件開鎖的條件: :撥對密碼，鑰匙插撥對密碼，鑰匙插入鎖眼將開關閉合。

32、當兩個條件同時入鎖眼將開關閉合。當兩個條件同時滿足時，開鎖信號為滿足時，開鎖信號為1 1，將鎖打開。，將鎖打開。密碼密碼ABCD=1001ABCD=1001鎖開了！鎖開了！&AB+5VCDS開鎖信號開鎖信號報警信號報警信號1111？1？1001開鎖的條件開鎖的條件:撥對密碼，鑰匙插撥對密碼，鑰匙插入鎖眼將開關閉合。當兩個條件不入鎖眼將開關閉合。當兩個條件不能同時滿足時，報警信號為能同時滿足時，報警信號為1，接，接通警鈴。通警鈴。不知道密碼不知道密碼報警了！報警了！邏輯邏輯要求要求最簡單的最簡單的邏輯電路邏輯電路2. 列出邏輯狀態(tài)表。列出邏輯狀態(tài)表。設計步驟：設計步驟：4. 對邏輯函數(shù)表

33、達式進行化簡。對邏輯函數(shù)表達式進行化簡。5. 按化簡后的邏輯函數(shù)表達式畫出邏輯電路圖。按化簡后的邏輯函數(shù)表達式畫出邏輯電路圖。11.5.2 組合邏輯電路的設計組合邏輯電路的設計1. 根據(jù)邏輯要求，確定輸入、輸出邏輯變量，并分根據(jù)邏輯要求，確定輸入、輸出邏輯變量，并分別進行賦值。別進行賦值。3. 由邏輯狀態(tài)表寫出邏輯函數(shù)表達式。由邏輯狀態(tài)表寫出邏輯函數(shù)表達式。 例例 在一個激光射擊游戲中，允許射手在在一個激光射擊游戲中，允許射手在規(guī)定時間內(nèi)打三槍，這三槍必須一槍打飛機，規(guī)定時間內(nèi)打三槍，這三槍必須一槍打飛機，一槍打坦克，一槍打汽車。游戲獲獎條件：命一槍打坦克，一槍打汽車。游戲獲獎條件：命中不少于

34、兩槍，且其中必須有一槍命中的是飛中不少于兩槍，且其中必須有一槍命中的是飛機。試用與非門設計判別獲獎的電路。機。試用與非門設計判別獲獎的電路?！?】游戲游戲獲獎獲獎條件：條件：命中命中不少不少于兩于兩槍，槍，且其且其中必中必須有須有一槍一槍命中命中的是的是飛機。飛機。 AA1A0設輸入變量設輸入變量 打中打中未打中未打中 BB1B0打中打中未打中未打中 CC1C0打中打中未打中未打中 F1F0設輸出變量設輸出變量F 獲獎獲獎未獲獎未獲獎1 ） 根據(jù)邏輯要求，確定輸入、輸出邏輯根據(jù)邏輯要求，確定輸入、輸出邏輯變量，并分別進行賦值。變量，并分別進行賦值。2） 列出邏輯狀態(tài)表。列出邏輯狀態(tài)表。游戲游戲

35、獲獎獲獎條件：條件：命中命中不少不少于兩于兩槍，槍，且其且其中必中必須有須有一槍一槍命中命中的是的是飛機。飛機。 ABCF00000010010001101000101111011111F=ABC+ABC+ABC3) 由邏輯狀態(tài)表寫出邏輯函數(shù)表達式。由邏輯狀態(tài)表寫出邏輯函數(shù)表達式。4) 對邏輯函數(shù)表達式進行化簡。對邏輯函數(shù)表達式進行化簡。游戲游戲獲獎獲獎條件：條件：命中命中不少不少于兩于兩槍，槍，且其且其中必中必須有須有一槍一槍命中命中的是的是飛機。飛機。 ABCF00000010010001101000101111011111=AB+AC5) 按化簡后的邏輯函數(shù)表達式畫出邏輯電路圖。按化簡后

36、的邏輯函數(shù)表達式畫出邏輯電路圖。F=AB+AC畫出用與非門實現(xiàn)的邏輯圖：畫出用與非門實現(xiàn)的邏輯圖：F=AB+AC=AB+ACAB AC ABCF例例 設計三人表決電路（設計三人表決電路（A、B、C）。每人一個按鍵，）。每人一個按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。表示，多數(shù)同意時指示燈亮，否則不亮。（1）首先指明邏輯符號?。┦紫戎该鬟壿嫹柸　?”、“1”的含義。的含義。（2）根據(jù)題意列出邏輯狀態(tài)表（真值表）。）根據(jù)題意列出邏輯狀態(tài)表（真值表）。輸入是輸入是A、B、C，按鍵按下時為按鍵按下時為“1”，不按時

37、為不按時為“0”；輸出是輸出是F，多數(shù)贊成時是多數(shù)贊成時是“1”，否則是否則是“0”?！?】（3）由邏輯狀態(tài)表寫出邏輯函數(shù)表達式）由邏輯狀態(tài)表寫出邏輯函數(shù)表達式ABCCABCBABCAF A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 真值表（邏輯狀態(tài)表）真值表（邏輯狀態(tài)表）（4）用邏輯代數(shù)公式對邏輯函數(shù)表達式進行化簡。）用邏輯代數(shù)公式對邏輯函數(shù)表達式進行化簡。ABCCABCBABCA FABCCABABCCBAABCBCA CABCAB 化簡時用到哪些定律化簡時用到哪些定律或公式？或公式？（5）根

38、據(jù)邏輯表達式畫出邏輯圖。）根據(jù)邏輯表達式畫出邏輯圖。CABCABF & 1&AB BCF(a) 若用與、或門實現(xiàn)若用與、或門實現(xiàn)CABCAB CABCAB &ABCFCABCABF (b) 若用與非門實現(xiàn)若用與非門實現(xiàn)11.6.1 加法器加法器1 1 0 11 0 0 1+舉例舉例：A=1101, B=1001, 計算計算A+B01101001111.6 常用的組合邏輯電路常用的組合邏輯電路加法運算的基本規(guī)則加法運算的基本規(guī)則：（1）逢二進一；）逢二進一；（2）最低位是兩個數(shù)最低位的相加，不需考慮進位；）最低位是兩個數(shù)最低位的相加，不需考慮進位；（3）其余各位都是三個數(shù)

39、相加，包括加數(shù)、被加數(shù)）其余各位都是三個數(shù)相加，包括加數(shù)、被加數(shù)和低位來的進位；和低位來的進位；（4）任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位）任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位的進位。的進位。1. 半加器：半加器：不考慮從低位來的進位不考慮從低位來的進位真值表真值表Ai 加數(shù)加數(shù)；Bi 被加數(shù)被加數(shù)；Si 本位和本位和；Ci 進進位位。邏輯電路圖邏輯電路圖=1&AiBiSiCi 邏輯符號邏輯符號AiBiCiSiCOiiiiiiiiiiSA BA BABCA B 2. 全加器全加器Ai加數(shù)加數(shù)；Bi 被加數(shù)被加數(shù)；Ci-1 低位的進位低位的進位；Si 本位和本位和；Ci 進位進位

40、。 相加過程中，既考慮加數(shù)、被加數(shù)又考慮低位相加過程中，既考慮加數(shù)、被加數(shù)又考慮低位的進位。的進位。 能對兩個能對兩個1位二進制數(shù)進行相加并考慮低位來的進位，位二進制數(shù)進行相加并考慮低位來的進位，即相當于即相當于3個個1位二進制數(shù)相加，求得和及進位的邏輯電位二進制數(shù)相加，求得和及進位的邏輯電路稱為全加器。路稱為全加器。iiii-1iii-1iii-1iii-1SA B CA B CA B CA B Ci-1iiii-1iii-1iiiii-1CA B CA B CA B CA B C 真值表真值表iiii-1iii-1iii-1iii-1SABCABCABCABC i-1iiii-1iii-1

41、iiiii-1CABCABCABCABC iiiii-1ii(A BA B )CA B iii-1ii(AB )CA B iii-1ii-1iii-1ii-1A (B CB C)A (B CB C) iii-1iii-1A (BC)A (BC) iii-1ABC Ci-1=1&AiBiSiCi =1& 1 邏輯電路圖邏輯電路圖iiii-1iiC(AB )CA B iiii-1SABC 邏輯符號邏輯符號AiBiCi-1SiCiCOCI3. 多位加法器多位加法器：進位信號是由低位向高位逐級傳遞的，速度不高。進位信號是由低位向高位逐級傳遞的，速度不高。四位串行進位加法器四位串行進位加法器 C3 S3 C2 S2 C1 S1 C0 S0C0-1A3 B3 A2 B2 A1 B1 A0 B0COCOCOCOCICICICI11.6.2 編碼器編碼器 所謂所謂編碼編碼就是賦予選定的一系列二進制代碼以固就是賦予選定的一系列二進制代碼以固定的含義。定的含義。2nm 編碼器示意圖編碼器示意圖 編碼器編碼器X0X1Xm-1Z0Z1Zn-12. 三位二進制編碼器（八線三位二進制編碼器（八線 - 三線編碼器）三線編碼器）設八個輸入端為設八個輸入端為I1 I8，八種狀態(tài)，與之對應的，八種狀態(tài)，與之對應的輸出設為輸出設為Y1、Y2、Y3，