數(shù)字電子技術(shù)第三章習(xí)題課

1、數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)習(xí)題課習(xí)題課教學(xué)課件教學(xué)課件電子信息工程教研室電子信息工程教研室電子與信息工程學(xué)院電子與信息工程學(xué)院 電子教研室電子教研室2 邏輯門電路是各種數(shù)字電路及數(shù)字系統(tǒng)的基本邏輯單元。本章首先介紹了半導(dǎo)體二極管和三極管的開關(guān)特性，同時(shí)介紹了TTL和CMOS兩類集成門電路的特性，即它們的邏輯功能和外部電氣特性（包括電壓傳輸特性、輸入特性、輸出特性和動(dòng)態(tài)特性等）。為便于合理選擇和正確使用數(shù)字集成器件，必須熟悉它們的主要參數(shù)，邏輯門使用中的接口問題以及其他一些實(shí)際問題。1.1.熟練掌握各種門電路的邏輯功能、符號和參數(shù)。2.正確理解以下基本概念：推拉式輸出、線與、高阻態(tài)。3.熟

2、悉各門電路的結(jié)構(gòu)、工作原理、主要參數(shù)及應(yīng)用中注意的問題。4.會(huì)應(yīng)用各種門電路。二、本章要求：二、本章要求：一、本章內(nèi)容一、本章內(nèi)容：電子與信息工程學(xué)院電子與信息工程學(xué)院 電子教研室電子教研室3例例3.13.1 為什么說TTL與非門的輸入端在以下4種接法下都屬于邏輯0：（1）輸入端接地；（2）輸入端接低于0.8V的電源；（3）輸入端接同類與非門的輸出低電壓0.3V；（4）輸入端通過200的電阻接地。)7 . 0(CCb1iVRRRVV2 . 0)7 . 05(42 . 02 . 0圖3.1 輸入端通過電阻接地的情況+Vb1B1TR1iCC4K+ViRiE1VVOL4 . 0VVIL8 . 0解:

3、 TTL電路輸出低電平，輸入低電平，所以前三種情況輸入都在低電平范圍內(nèi)，屬于邏輯0。當(dāng)輸入端通過200W的電阻接地時(shí)，見圖3.1。由電路分析得： 可見，輸入電壓小于關(guān)門電平，所以此種輸入的接法也屬于邏輯0。三、典型例題：三、典型例題：電子與信息工程學(xué)院電子與信息工程學(xué)院 電子教研室電子教研室4 例例3.23.2為什么說TTL與非門的輸入端在以下4種接法下，都屬于邏輯1： （1）輸入端懸空；（2）輸入端接高于2V的電源； （3）輸入端接同類與非門的輸出高電壓3.6V； （4）輸入端接10k的電阻到地。解：TTL電路輸出高電平 V4 . 2OHV，輸入高電平 V2IHV對于（2）和（3），輸入電壓

4、都高于2V，屬于邏輯1。當(dāng)輸入懸空時(shí)，輸入PN結(jié)截止，與輸入高電平使PN結(jié)截止一樣，因此為邏輯1；當(dāng)輸入端接10kW的電阻到地時(shí)，見圖3.2。 。)7 . 0(CCb1iVRRRVV1 . 3)7 . 05(41010 可見，輸入電壓大于2V，所以此種輸入的接法也屬于邏輯1。 但要注意的是，在這種輸入的作用下，會(huì)使T1的集電結(jié)正偏導(dǎo) 通、T2、T3管飽和導(dǎo)通，VB1=2.1V。而R的存在致使T1的發(fā)射 結(jié)也是導(dǎo)通的， 所以輸入電壓Vi最終被鉗制在1.4V上。圖3.2 輸入端通過電阻接地的情況+Vb1B1TR1iCC4K+ViRiE1電子與信息工程學(xué)院電子與信息工程學(xué)院 電子教研室電子教研室5例

5、例3.33.3 電路如圖3.3所示，寫出輸出L的表達(dá)式。設(shè)電路中各元件參數(shù)滿足使三極管處于飽和及截止的條件。圖3.3電路圖+VLABCL+VLAB+V+VLBAADDT123T123123T123DDD123T123(a)RCCC21(b)4RCCRCRbR(c)bRCCRCCCRb1R112Rb2TT1212334(d)電子與信息工程學(xué)院電子與信息工程學(xué)院 電子教研室電子教研室6解：（a）此電路由兩級邏輯門構(gòu)成，第一級是與門，輸出為AB；第二級是或門，輸出為： L1=AB+CAL2 （b）此電路是只有一個(gè)輸入端的邏輯電路。當(dāng)輸入端A為低電平時(shí)，T1發(fā)射結(jié)導(dǎo)通，VB12.1V，D、T2截止，L

6、2輸出高電平；當(dāng)輸入端A為高電平時(shí)，T1發(fā)射結(jié)不通，+VCC足以使D、T2導(dǎo)通，L2輸出低電平。由以上分析可見： ABBABABAL3 （c）此電路有兩個(gè)輸入端，可以分幾種情況討論其工作過程：當(dāng)輸入A、B均為低電平時(shí)，T1、T2都截止，L3以下部分的支路不通，輸出高電平；當(dāng)輸入A、B一高一低時(shí)，T1、T2中有個(gè)截止，L3以下部分的支路仍不通，輸出高電平；當(dāng)輸入A、B均為高電平時(shí)，T1、T2都飽和導(dǎo)通，L3以下部分的支路導(dǎo)通，輸出低電平。根據(jù)以上分析可以列出真值表如表解2.1。由真值表可得表達(dá)式： （d）此電路有兩個(gè)輸入端，可以分幾種情況討論其工作過程： 當(dāng)輸入A、B均為低電平時(shí)，T1、T2都截

7、止，L4以下部分的支路不通，輸出高電平； 當(dāng)輸入A、B一高一低時(shí)，T1、T2中有個(gè)飽和導(dǎo)通，L4以下部分的支路導(dǎo)通，輸出低電平； 當(dāng)輸入A、B均為高電平時(shí)，T1、T2都飽和導(dǎo)通，L4以下部分的支路導(dǎo)通，輸出低電平。 根據(jù)以上分析可得表達(dá)式：BABAL4電子與信息工程學(xué)院電子與信息工程學(xué)院 電子教研室電子教研室7圖3.4BA=1VCCL1 1A2LBC& 1EN&BC1GL3A&ABC(a)(b)(c)(d)例例3.43.4 在圖3.4中，所有的門電路都為TTL門，設(shè)輸入A、B、C的波形如圖3.4 （d）所示，試定量畫出各輸出的波形圖。A1BCLL2L3 解電子與信息工程

8、學(xué)院電子與信息工程學(xué)院 電子教研室電子教研室8圖3.5 BLVVLCAABDDDD1(a)(b)例例3.53.5寫出圖3.5 所示電路的邏輯表達(dá)式。解：圖3.5所示為CMOS邏輯電路。 其表達(dá)式： BABAL1BCAL2電子與信息工程學(xué)院電子與信息工程學(xué)院 電子教研室電子教研室9， 圖3.6 例例3.63.6 分析圖3.6所示電路，求輸入S1、S0各種取值下的輸出Y， 寫出真值表。ENENEN1111SS0MDDNDPYYS0S10 00 11 01 1輸入輸出表 題2.181&1解： 在輸入S1、S0各種取值下的輸出Y見下表。輸入輸出S1S0Y00011011NDY PDY MDY

9、MDY 電子與信息工程學(xué)院電子與信息工程學(xué)院 電子教研室電子教研室10例例3.73.7試分析如下圖所示TTL門電路的邏輯功能。解： 首先將電路劃分為虛線框內(nèi)的六個(gè)基本功能模塊：最左邊的三個(gè)“與”結(jié)構(gòu)模塊、中間的兩個(gè)“或非”結(jié)構(gòu)模塊和最右邊的“推拉式輸出”模塊，然后自左而右地逐個(gè)寫出每個(gè)模塊的邏輯關(guān)系式（如圖中所示），最后得到電子與信息工程學(xué)院電子與信息工程學(xué)院 電子教研室電子教研室11例例3.83.8試分析圖3.8電路的邏輯功能。圖3.8電子與信息工程學(xué)院電子與信息工程學(xué)院 電子教研室電子教研室12解： 這個(gè)CMOS電路可以劃分成四個(gè)反相器和一個(gè)傳輸門共五個(gè)功能模 塊。傳輸門的工作狀態(tài)由和控制

10、，當(dāng)0時(shí)傳輸門導(dǎo)通，輸；當(dāng)1時(shí)傳輸門截止。電路圖中間的一個(gè)反相狀態(tài)的控制，當(dāng)0時(shí)(1)和同時(shí)導(dǎo)通，反相器工作，輸出等于。再經(jīng)過輸出端反相器以后得到把上式的真值表列出即可看到，。出等于輸入的電子與信息工程學(xué)院電子與信息工程學(xué)院 電子教研室電子教研室13例例3.93.9在CMOS電路中有時(shí)采用圖P3.9（a）（d）所示的擴(kuò)展功能用法，試分析各圖的邏輯功能，寫出Y1Y4的邏輯式。已知電源電壓VDD=10V，二極管的正向?qū)▔航禐?.7V。EDCBAY2(b)(c)DEFABCY3解 ABCDEY 1(a)FEDCBAY 4(d)圖3.9電子與信息工程學(xué)院電子與信息工程學(xué)院 電子教研室電子教研室14題

11、3.1 在圖3.2.5所示的正邏輯與門和圖3.2.6所示的正邏輯或門電路中，若改用負(fù)邏輯，試列出它們的邏輯真值表，并說Y和A、B之間是什么輯關(guān)系。 解:將表3.2.2中的0改成1、1改成0,就得到了圖3.2.5電路的負(fù)邏輯真值表. 如表A3.1(a)。這個(gè)真值表說明Y與A,B之間是邏輯或的關(guān)系，即Y=A+B 同理，將表3.2.4中的0改成1、1改成0，就得到了圖3.2.6電路的負(fù)邏輯真值表，如表A3.1(b)。這個(gè)真值表表明Y和A,B之間是與的邏輯關(guān)系，即Y=AB四、課后習(xí)題電子與信息工程學(xué)院電子與信息工程學(xué)院 電子教研室電子教研室15題3.2 試畫出圖3.2中各個(gè)門電路輸出端的電壓波形。輸入

12、端A、B的電壓波形如圖中所示。解:根據(jù)與非、或非和異或邏輯的定義，畫出Y1、Y2和Y3的波形如右圖所示。電子與信息工程學(xué)院電子與信息工程學(xué)院 電子教研室電子教研室16題3.7 試分析圖3.7中各電路的邏輯功能，寫出輸出的邏輯函數(shù)式。解（a）電路可劃分為四個(gè)反相器和一個(gè)3輸入端的與非門電路，如圖所示。從輸入到輸出逐級寫出的邏輯函數(shù)式得到Y(jié)=ABC=(A+B+C)。 （b）電路可劃分為五個(gè)反相器電路和一個(gè)或非門電路，如圖所示。從輸入到輸出逐級可寫出輸出的邏輯函數(shù)式得到Y(jié)=(A+B+C)=ABC.電子與信息工程學(xué)院電子與信息工程學(xué)院 電子教研室電子教研室17解 (c) 電路可劃分為三個(gè)與非門電路，一

13、個(gè)或非門電路和兩個(gè)反相器電路，如圖所示。從輸入到輸出逐級可寫出輸出的邏輯函數(shù)式得到Y(jié)=(AB+CD)+INH)=(AB+CD).INH (d) 電路可劃分為兩個(gè)反相器電路和兩個(gè)傳輸門電路，如圖所示。從電路圖列出表示Y與AB關(guān)系的真值表如下。由真值表寫出邏輯式A=AB+AB（c）（d）電子與信息工程學(xué)院電子與信息工程學(xué)院 電子教研室電子教研室18解Y1,Y2的電壓波形如圖A3.8。圖中用 表示高組態(tài)。題題3.83.8 試畫出下圖（a）（b）兩個(gè)電路的輸出電壓波形。輸入電壓波形如圖（c）所示。電子與信息工程學(xué)院電子與信息工程學(xué)院 電子教研室電子教研室19題題3.143.14 指出圖P3.14中各個(gè)

14、門電路的輸出是什么狀態(tài)（高電平、低電平 或高阻態(tài)）。已知這些門電路都是74系列TTL電路解：Y1為低電平；Y2為高電平；Y3為高電平；Y4為低電平；Y5為低電平；Y6 為高阻態(tài)；Y7為高電平；Y8為低電平。電子與信息工程學(xué)院電子與信息工程學(xué)院 電子教研室電子教研室20題題3.153.15 說明圖3.15中各門電路的輸出時(shí)高電平還是低電平。已知他們都是74HC系列的CMOS電路。解：Y1為高電平；Y2為高電平；Y3為低電平；Y4為低電平。電子與信息工程學(xué)院電子與信息工程學(xué)院 電子教研室電子教研室21MGMGV2 . 3OHV題題3.16在圖P3.16由74系列TTL與非門組成電路中，計(jì)算門 能驅(qū)

15、動(dòng)多少同樣的與非門。要求 輸出的高、低電平足 ， 。與非門的輸入電流為 V時(shí)輸出電流最大值為 ， 時(shí)輸出電流最大值為 輸出電阻 可忽略不計(jì)。V4 . 0OLV4 . 0 A40 mA 16OLIHILVII，mA16(max)OLIV 2.3OHVmA4 . 0(max)OHIMG解 當(dāng) 時(shí)，可求得，V4 . 0OL0Vv106 . 116IL(max)OLIIn當(dāng) 時(shí)，可求得，V2 . 3OH0Vv504. 024 . 02IHOH(max)IIn故能驅(qū)動(dòng)5個(gè)同樣的與非門。圖3.16電子與信息工程學(xué)院電子與信息工程學(xué)院 電子教研室電子教研室22MGMGV2 . 3OHV題題3.17在圖P3.

16、17由74系列或非門組成電路中，試求 門能能驅(qū)動(dòng)多少同樣的或非門。 要求輸出的高、低電平滿足 ， 和 。或非門的輸入電流為 時(shí)輸出電流的最大值為 ， 時(shí)輸出電流的最大值為 的輸出電阻可忽略不計(jì)。V4 . 0OLVV4 . 0A40mA6 . 1OLIHILVII，mA16(max)OLIV2 . 3OHVM(max)OH.GmA.4 . 0。I解當(dāng) 時(shí)，可以求得V4 . 0OL0Vv56 . 12162IL(max)OLIIn當(dāng) 時(shí)，又可求得V2 . 3OH0Vv504. 024 . 02IHOH(max)IIn故 能驅(qū)動(dòng)5個(gè)同樣的或非門。MG圖3.17電子與信息工程學(xué)院電子與信息工程學(xué)院 電

17、子教研室電子教研室23題題3.183.18試說明在下列情況下，用萬用表測量圖P3.18的2 Iv為多少？圖中的與非門為74系列的TTL電路，萬用表使用5V量程，內(nèi)阻為20k/V。端得到的電壓1 Iv（1）懸空；（2）1 Iv接低電平（0.2 V）；1 Iv1 Iv1 Iv（3）接高電平（3.2）；經(jīng)51電阻接地；經(jīng)10k電阻接地。（4）（5）解 這時(shí)相當(dāng)于2 Iv端經(jīng)過一個(gè)100k的電阻接地。假定與非門輸入端多發(fā)射極三極管發(fā)射結(jié)的導(dǎo)通壓降均為0.7V，則有（1）2 Iv1.4V（2）2 Iv0.2V（3）2 Iv1.4V（4）2 Iv0V（5）2 Iv1.4V電子與信息工程學(xué)院電子與信息工程學(xué)院 電子教研室電子教研室241R2RVVIL4 . 0VVIH41R2R51 GGAI20H I.mA4 . 0L I I題3.21在圖P3.21電路中、和C構(gòu)成輸入濾波電路。當(dāng)開關(guān)S閉合時(shí)，；當(dāng)開關(guān)S斷開時(shí)，要求門電路，試求和的最大允許阻值。系列TTL反相器，它們的高電平輸入電流，低電平輸入電流要求門電路的輸入電平的輸入電壓為74LS圖3.21解解 當(dāng)S閉合時(shí)1R被短路，故有 k2 . 0k4 . 054 . 05(max)2ILILI