華為邏輯電平接口設(shè)計(jì)規(guī)范

1、Q/DKBA深圳市華為技術(shù)有限公司技術(shù)規(guī)范錯(cuò)誤！未定義書簽。Q/DKBA0.200.035-2000邏輯電平接口設(shè)計(jì)規(guī)范深圳市華為技術(shù)有限公司發(fā)布2000-06-20發(fā)布2000-06-20實(shí)施本規(guī)范起草單位：各業(yè)務(wù)部、研究技術(shù)管理處硬件工程室本規(guī)范主要起草人如下：趙光耀、錢民、蔡常天、容慶安、朱志明,方光祥、王云飛。在規(guī)范的起草過程中，李東原、陳衛(wèi)中、梅澤良、邢小昱、李德、梁軍、何其慧、甘云慧等提出了很好的建議。在此，表示感謝！本規(guī)范批準(zhǔn)人：周代琪本規(guī)范解釋權(quán)屬于華為技術(shù)有限公司研究技術(shù)管理處硬件工程室。本規(guī)范修改記錄：1、目的52、范圍53、名詞定義54、引用標(biāo)準(zhǔn)和參考資料65、TTL器件

2、和CMOS器件的邏輯電平85.1:邏輯電平的一些概念85.2:常用的邏輯電平95.3: TTL和CMOS器件的原理和輸入輸出特性95.4: TTL和CMOS的邏輯電平關(guān)系106、TTL和CMOS邏輯器件126.1: TTL和CMOS器件的功能分類126.2: TTL和MOS邏輯器件的工藝分類特點(diǎn)136.3: TTL和CMOS邏輯器件的電平分類特點(diǎn)136.4:包含特殊功能的邏輯器件146.5: TTL和CMOS邏輯器件的選擇156.6:邏輯器件的使用指南157、TTL、CMOS器件的互連177.1:器件的互連總則177.2: 5VTTL門作驅(qū)動(dòng)源207.3: 3.3VTTL/CMOS門作驅(qū)動(dòng)源2

3、07.4: 5VCMOS門作驅(qū)動(dòng)源207.5: 2.5VCMOS邏輯電平的互連208、EPLD和FPGA器件的邏輯電平218.1:概述218.2:各類可編程器件接口電平要求218.3:各類可編程器件接口電平要求218.3.1:EPLD/CPLD的接口電平218.3.2:FPGA接口電平259、ECL器件的原理和特點(diǎn)359.1:ECL器件的原理359.2: ECL電路的特性369.3: PECL/LVPECL器件的原理和特點(diǎn)379.4: ECL器件的互連389.4.1:ECL器件和TTL器件的互連389.4.2:ECL器件和其他器件的互連399.5: ECL器件的匹配方式399.6: ECL器件

4、的使用舉例419.6.1:SYS100E111的設(shè)計(jì)419.6.2:SY100E57的設(shè)計(jì)429.1: ECL電路的器件選擇439.2: ECL器件的使用原則4310、LVDS器件的原理和特點(diǎn)4510.1: LVDS器件簡(jiǎn)介4510.2: LVDS器件的標(biāo)準(zhǔn)4510.2.1:ANSI/TIA/EIA-6444510.2.2:IEEE1596.3SCI-LVDS4610.3: LVDS器件的工作原理4610.4: LVDS的特點(diǎn)4710.5: LVDS的設(shè)計(jì)4810.5.1:LVDS在PCB上的應(yīng)用4810.5.2:關(guān)于FAIL-SAFE電路的設(shè)計(jì)4810.5.3:LVDS在電纜中的使用4910

5、.5.4:LVDS在接插件中的信號(hào)分布和應(yīng)用5010.6: LVDS信號(hào)的測(cè)試5110.7: LVDS器件應(yīng)用舉例5210.7.1:DS90CR217/218的設(shè)計(jì)5210.7.2:DS92LV1021/1201的設(shè)計(jì)5211、GTL器件的原理和特點(diǎn)5511.1:GTL器件的特點(diǎn)和電平5511.2: GTL信號(hào)的PCB設(shè)計(jì)5611.2.1:GTL常見拓?fù)浣Y(jié)構(gòu)5611.2.2:GTL的PCB設(shè)計(jì)5711.3: GTL信號(hào)的測(cè)試5911.4: GTL信號(hào)的時(shí)序5912、附錄6013、附件列表61深圳市華為技術(shù)有限公司技術(shù)規(guī)范Q/DKBA0.200.035-1999邏輯電平接口設(shè)計(jì)規(guī)范摘要：本規(guī)范介

6、紹了在硬件開發(fā)過程中會(huì)涉及到的各類邏輯電平，如TTL、CMOSECLLVDSGTL等，解釋了它們的輸入輸出特性、各種接口參數(shù)以及設(shè)計(jì)時(shí)要注意的問題等。關(guān)鍵詞：邏輯電平、TTL、CMOSECLLVDSGTL主要章節(jié)寫作人員：第5章：由蔡常天編寫第6章：由朱志明編寫第7章：由趙光耀、王云飛編寫第8章：由榮慶安編寫第9章：由方光祥、王云飛編寫第10章：由錢民編寫第11章：由錢民編寫本規(guī)范最后由王云飛修改和整理。1、目的制定此規(guī)范的目的在于指導(dǎo)研發(fā)人員在硬件開發(fā)中如何進(jìn)行邏輯電平接口設(shè)計(jì)，并同時(shí)實(shí)現(xiàn)硬件開發(fā)的技術(shù)資源的共享，從而提高研發(fā)人員開發(fā)的效率和開發(fā)的質(zhì)量。2、范圍本規(guī)范適用于公司所有的產(chǎn)品。3

7、、名詞定義JEDECJointElectronDeviceEngineeringCouncil,聯(lián)合電子設(shè)備工程協(xié)會(huì)。邏輯電平：有TTL、CMOS、ECL、PECL、GTL;RS232、RS422、LVDS等。TTL:Transistor-TransistorLogicCMOS:ComplementaryMetalOxideSemicondutorLVTTL:LowVoltageTTLLVCMOS:LowVoltageCMOSECL：EmitterCoupledLogic,PECL：Pseudo/PositiveEmitterCoupledLogicLVDS:LowVoltageDiffere

8、ntialSignalingGTL:GunningTransceiverLogicBTL:BackplaneTransceiverLogicETL:enhancedtransceiverlogicGTLP:GunningTransceiverLogicPlusS-SchottkyLogicLS-Low-PowerSchottkyLogicCD4000-CMOSLogic4000AS-AdvancedSchottkyLogic74F-FastLogicALS-AdvancedLow-PowerSchottkyLogicHC/HCT-High-SpeedCMOSLogicBCT-BiCMOSTec

9、hnologyAC/ACT-AdvancedCMOSLogicFCT-FastCMOSTechnologyABT-AdvancedBiCMOSTechnologyLVT-Low-VoltageBiCMOSTechnologyLVC-LowVoltageCMOSTechnologyLV-Low-VoltageCBT-CrossbarTechnologyALVC-AdvancedLow-VoltageCMOSTechnologyAHC/AHCT-AdvancedHigh-SpeedCMOSCBTLV-Low-VoltageCrossbarTechnologyALVT-AdvancedLow-Vol

10、tageBiCMOSTechnologyAVC-AdvancedVery-Low-VoltageCMOSLogic4、引用標(biāo)準(zhǔn)和參考資料EIA/TIA-422-B(RS422)EIA/TIA-485-A(RS485)串行通信接口電路設(shè)計(jì)規(guī)范，公司規(guī)范單板帶電插拔設(shè)計(jì)規(guī)范，公司規(guī)范邏輯器件選型規(guī)范，公司規(guī)范ANSI/TIA/EIA-644(LVDS)技術(shù)標(biāo)準(zhǔn)IEEE1596.3SCI-LVDS技術(shù)標(biāo)準(zhǔn)EIA/TIA-232-F(RS232)6 6、TTLTTL器件和CMOSCMOS器件的邏輯電平6.1:邏輯電平的一些概念要了解邏輯電平的內(nèi)容，首先要知道以下幾個(gè)概念的含義：1:輸入高電平（VIH）

11、:保證邏輯門的輸入為高電平時(shí)所允許的最小輸入高電平，當(dāng)輸入電平高于VIH時(shí)，則認(rèn)為輸入電平為高電平。2:輸入低電平（VIL）:保證邏輯門的輸入為低電平時(shí)所允許的最大輸入低電平，當(dāng)輸入電平低于VIL時(shí)，則認(rèn)為輸入電平為低電平。3:輸出高電平（VOH:保證邏輯門的輸出為高電平時(shí)的輸出電平的最小值，邏輯門的輸出為高電平時(shí)的電平值都必須大于此VOH4:輸出低電平（VOL:保證邏輯門的輸出為低電平時(shí)的輸出電平的最大值，邏輯門的輸出為低電平時(shí)的電平值都必須小于此VOL5:閥值電平（VT）:數(shù)字電路芯片都存在一個(gè)閾值電平，就是電路剛剛勉強(qiáng)能翻轉(zhuǎn)作時(shí)的電平。它是一個(gè)界于VIL、VIH之間的電壓值，對(duì)于CMO斷

12、路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩(wěn)定的輸出，則必須要求輸入高電平VIH,輸入低電平VIHVTVILVOL。7:IOH:邏輯門輸出為高電平時(shí)的負(fù)載電流（為拉電流）。8:IOL:邏輯門輸出為低電平時(shí)的負(fù)載電流（為灌電流）。9:IIH:邏輯門輸入為高電平時(shí)的電流（為灌電流）。10:IIL:邏輯門輸入為低電平時(shí)的電流（為拉電流）。扇出能力也就是輸出驅(qū)動(dòng)能力，通常用驅(qū)動(dòng)同類器件的數(shù)量來衡量。TTLTTL: :扇出能力一般在10左右。CMOS:CMOS:靜態(tài)時(shí)扇出能力達(dá)1000以上，但CMOS的交流（動(dòng)態(tài)）扇出能力沒有這樣高，要根據(jù)工作頻率和負(fù)載電容來考慮決定。限制因素是輸入信號(hào)上升時(shí)

13、間：本身輸出電阻和下級(jí)輸入電容形成積分電路影響輸入信號(hào)的上升時(shí)間（輸入信號(hào)從低電平上升到VIHmin所需時(shí)間)，實(shí)際電路當(dāng)中，盡量使被驅(qū)動(dòng)輸入端限制在10以內(nèi)。ECLECL: :由于ECL的工作速度高，考慮到負(fù)載電容的影響，ECL的扇出一般限制在10以內(nèi)。門電路輸出極在集成單元內(nèi)不接負(fù)載電阻而直接引出作為輸出端， 這種形式的門稱為開路門。 開路的TTL、CMOS、ECL門分別稱為集電極開路(OC)、 漏極開路(OD)、 發(fā)射極開路(OE),使用時(shí)應(yīng)審查是否接上拉電阻(OC、OD門)或下拉電阻(OE門)，以及電阻阻值是否合適。對(duì)于集電極開路(OC)門，其上拉電阻阻值RL應(yīng)滿足下面條件：(1):R

14、L(VCC-VOL)/(IOL+m*IIL)其中n：線與的開路門數(shù)；m：被驅(qū)動(dòng)的輸入端數(shù)。6.2:常用的邏輯電平邏輯電平：有TTL、CMOS、ECL、PECL、GTL;RS232、RS422、LVDS等。如下表所示：3D-3.SVBTLflFB*TTL和CMOS器件的原理和輸入輸出特性6.TTL和CMOS的邏輯電平關(guān)系6.llAriAM4LVD5(5VTTL和5V5VTTL和5VCMOS邏輯電平是通用的邏輯電平是單端輸入輸出，其相應(yīng)的邏輯電平標(biāo)準(zhǔn)請(qǐng)參考公司的，行通信接口電路設(shè)計(jì)規(guī)范ECL/PECL和LVDS是差分輸入輸出，其詳細(xì)內(nèi)容見后?低電壓的邏輯電平還有2.5V和1.8V兩種，詳細(xì)見后CM

15、OS）、3.3V系列，2.5V系列和1.8V系列TTL和CMOS的邏輯電平按典型電壓可分為四類：5V系列請(qǐng)參看附件TTL和CMOS器件的原理輸入輸出特性.lwpRS-422/485和RS-232是串口的接口標(biāo)準(zhǔn)，RS-422/485是差分輸入輸出，RS-232GNDGNDQ QTLwfLPTLwfLP3.3V及以下的邏輯電平被稱為低電壓邏輯電平，常用的為L(zhǎng)VTTL電平圖52:TTL和CMOS勺邏輯電平圖上圖為5VTTL邏輯電平、5VCMO幽輯電平、LVTTL邏輯電平和LVCMO邏輯電平的示意圖。5VTTL邏輯電平和5VCMO微輯電平是很通用的邏輯電平，注意他們的輸入輸出電平差別較大，在互連時(shí)要

16、特別注意。另外5VCMO鄒件的邏輯電平參數(shù)與供電電壓有一定關(guān)系，一般情況下，VohVcc-0.2V,Vih0.7Vcc；VoK0.1V,Vil0.7*VccVil0.4VVilmaxVolmax0.4V)并且輸出電壓不超過輸入電壓允許范圍。對(duì)上升/下降時(shí)間的影響。應(yīng)保證Tplh和Tphl滿足電路時(shí)序關(guān)系的要求和EMC的要求。對(duì)電壓過沖的影響。過沖不應(yīng)超出器件允許電壓絕對(duì)最大值，否則有可能導(dǎo)致器件損壞。TTL和CMO的邏輯電平關(guān)系如下圖所示：電平參數(shù)一般都使用LVTTL或3.3V邏輯電平標(biāo)準(zhǔn)（一般很少使用LVCMO 輸入電平，原因CMOS(4.5V-5.5(4.5V-5.5VV5V5VVQHVQ

17、H一=或4 4小V VIHIH3.53.5V VV VTHTH工5 5V VV VILIL一ISVISV* *OLOL- -0.50.5V VLVTTLLVTTL口v v三 m 百V V）LVCMDS閉TV-3TV-3意明圖71:TTL和CMOS勺邏輯電平關(guān)系圖-0.1-0.13.3V的邏輯電平標(biāo)準(zhǔn)如前面所述有三種，實(shí)際的3.3VTTL/CMOS邏輯器件的輸入Low-voltagelevelsLow-voltagelevelsVIH=20VVTH-1.5V|VIL=0.8V圖72:低電壓邏輯電平標(biāo)準(zhǔn)TTLTTL(5(j24V33nhigh-levelCMOSotrpuivoltageIQIMI

18、=-0.1mADC,VQCIO=3-00V同VcciOONV2.5-Vhigh-leveloutputvoltageIQH=-100pADC.Vccio=2430V2.1VIOH=-1mADC,VCCJO=2,30V同之。VIQM=SmADC,VCCJ0=230V(6)1.7VVQL3.3-Vlow-levelTTLoutputvoltageId=8EADC.VQCKJ=3.00V.7)0.45V3.3-VlowJevelCMOSoutputvoltagelOL=01mADC,VCOo=3.00Vp.i0 0 叁叁V2,5-Vlow-leveloutpulvoliage&=100yAD

19、C,Vg 町=230V0.20.2VL：1mADC.V(：匚；口二 2.30V0.40.4V如=2mADC.Vccio=2.30Vf7)07V2、XILINX的CPLD(1) XC9500系列XC9500系列為5V器件，支持多電平接口，VCCINT為5V,VCCIO可為3.3V或5V,VCCIO=5V時(shí)，輸出低電平電流可達(dá)到24mA5V3.3VSymbolParameterT&aiConditionsMinMaxMaxUnilVQHOutputhighvoltagelor5VcpenticnIQH=I。mAVcc=Mln2,4VOutputhighvoltagefor3.3Vopera

20、tionIQHM3*2mA.VQCMin2.4V VVQLOutputhwvoltagefor5Voperation1 口 L=2mAVQQ=Min0.5VOutpul1 口內(nèi) voltagelor3.3VoperationIQLWmAVQC=Min0.4V(2) XC9500XLXC9500XL系列為3.3V器件，允許5V輸入，支持多電平接口，VCCINT為3.3V,VCCIO可為3.3V或2.5V。XC9500XL系列支持電平輸入信號(hào)輸出信號(hào)VCCIO5V3.3V2.5V5V5V3.3V2.5VCMOSCMOSCMOSCMOSTTLCMOSCMOSTTLTTLTTLSymbolParame

21、terTestConditionsMinMaxUnitsVQHOuiputhighvillagefcr3.3VouipuisIQH=4.0nnA2.4VOutputhighvoltagetor2.5VOutputsIQH-500|JA空GCIOVVQLOuilpuEvolla9dfor3.3VoulpulsIQL二 S.OmA0.4蕈OulputIo?/voltagefor2.5VGLilputslgr|=500pA0.4VInpuileakagecurrentVGC=科VJN=GN 口 orv,10.0MhuIOhigh 遼 leakagecurrentVcc=MHXMIN=GNDorVcc

22、10.0PA3.3VVVVVV2.5VVVVV3、LatticeCPLD器件的接口電平SYMBOLSYMBOLPARAMETERPARAMETERMIN,MIN,MAX.MAX.UNITSUNITSVCCVCCSupplyVillageCommercial=0Cto+70rC4.755,25VIndustrialTA=-4QCto+851c4.55.5VVILInpulLowVoltage0Q.fiVVlHVlHIrpulIrpulHighVoltaqeVoltaqe2.0V抬O*1V(1)ispLSI1000E系歹。ispLSI1000E系列為5V器件，VCCINT為5V,無VCCIO管腳i

23、spLSI1000E系列支持電平VCC輸入信號(hào)輸出信號(hào)5VCMOS5VTTL3.3VCMOS3.3VTTL5VCMOS5VTTL3.3VCMOS3.3VTTL5VVVVV(2)ispLSI2000ispLSI2000系列為5V器件，VCCINT為5V,無VCCIO管腳ispLSI2000系列支持電平VCC輸入信號(hào)輸出信號(hào)5VCMOS5VTTL3.3VCMOS3.3VTTL5VCMOS5VTTL3.3VCMOS3.3VTTL5VVV1VVSYMBOLSYMBOLPARAMETERPARAMETERMIN.MIN.MAX.MAX.UNFTSUNFTSVccVccSupplyVctiageCorTi

24、nwreialT TA A=0LC2+70C475525VIndustrial4DcClO+fl5JC4.55.5VVILInputL LDVUDVUVoltage08VV VIMIMinniblHinn?0u(3) ispLSI2000VE系歹。ispLSI2000VE系歹。為3.3V器件，允許5V輸入，VCCINT為3.3V,無VCCIO管腳SYMBOLSYMBOLPARAMETERMIM.MIM.MAX.MAX.UNTTSUNTTSVccSupplyVillageCornrrwrcialTAiDCio+70C3,0VIcdustMa41A=-40CLDtfl5C3.G3.6VVILInp

25、utLowVoltage01508VIVIMInnuiHleiii“心 Ltjun&.2BVXC9500XL系列支持電平VCC輸入信號(hào)輸出信號(hào)5VCMOSTTL3.3VCMOSTTL2.5VCMOS5VCMOS5VTTL3.3VCMOSTTL2.5VCMOS3.3VVVVVV11.3.2:FPGA接口電平1、XILINX的FPGA(1) XC4000E/EX/XL/XLA系歹。XC4000E/EX系歹。器件為5V器件，無VCCIO管腳，輸入輸出門限可全局設(shè)置為5VCMOS5VTTL3.3VCMOS3.3VTTL輸出設(shè)置CMOSTTLCMOSTTL5VTTLVVVV5VTTLV5VCMO

26、SV5VCMOSVVXC4000XL/XLA系列器件為3.3V器件，無VCCIO管腳，允許5V輸入，輸出為3.3VCMOS電平。XC4000XL/XLA系列支持電平輸入輸入信號(hào)輸出輸出信號(hào)5VCMOS5VTTL3.3VCMOS3.3VTTL5VCMOS5VTTL3.3VCMOS3.3VTTLLVCMOSVVVVLVCMOSVVV(2)Spartan/XL系歹。Spartan系列器件為5V器件，無VCCIO管腳，輸入輸出門限可全局設(shè)置為TTL或CMOS。Spartan系列支持電平Spartan輸入設(shè)置輸入信號(hào)Spartan輸出設(shè)置輸出信號(hào)5VCMOS5VTTL3.3VCMOS3.3VTTL5VC

27、MOS5VTTL3.3VCMOS3.3VTTL5VTTLVVVV5VTTLV5VCMOSV5VCMOSVVSymbolDescriptionMinMaxUnitV VCCCCSupplyvoltagerelativetoGND,Tj=QCto+85CCommercial4.755.25VSupplyvatlageTelativa!oGND,Td-40Clo+100CIndustrial4.55.5Vv v , ,Hinh-IPWAlinminmifvnltanpTTIinn川髭3nUriVSymbolDescriptionMinMaxMaxUnit 電OHHigh-leveloutputvol

28、tage 官 IQH=*4,OmA,Vc；(；miriTTLoutputs2.4VHigh-leveloutputvoltage 磔 10H=-1.0mA,VccminCMOSDLrtputsVVOLLawdev&toatpulvoltage 睇 IQL=12,0mArVccmin(INole1)TTLoulpuls04VGMOSouEpuls0.4VSpartanXL系歹。器件為3.3V器件，無VCCIO管腳，允許5V輸入，輸出為3.3VCMOS電平。SpartanXL系列支持電平SymbolDeacriptianSu 叩 WvoltagerelalivekJGND.Tj=0Cto+

29、85CCommercial“ccSupplyvoHagerelativetoGND,Tj=-40-CtoIndustrial+100bCVIHHigh-levelinpuvoltageV|LLow-leve4tnputvoltageSpartanXL輸入輸入信號(hào)SpartanXL輸出輸出信號(hào)5VCMOS5VTTL3.3VCMOS3.3VTTL5VCMOS5VTTL3.3VCMOS3.3VTTLLVCMOSVVVVLVCMOSVVVMinMRXUnits3,03.6V3.03.6V50%OiVcc5.5VQ30%ofVcCVSymbolDescriptionMinMaxUnitsV VOHOHH

30、bgh-leveloutputvoltage0 心H=40mAzcemin(LVTTL)2.4VHgn-ieveioutputvillage0lOH=-SQOjiAh(LVCMOS)90%VCCVLow-leveloutputvoliagerOL=12.0mAbmin(LVTTL(Nota1)0.4VLow-leveloutputvoltage&=24.0mAVcc：Ebn(LVTTL)(Nate2)0.4VLow-levelourputvallagielnL=1500tiA,(LVCMOS)10%VCCV(3)XC5200系列XC5200系列器件為5V器件，無VCCIO管腳，輸入門限

31、可全局設(shè)置為TTL或CMOS。輸出為5VCMOS。XC5200系列支持電平XC5200輸入設(shè)置輸入信號(hào)XC5200輸出輸出信號(hào)5VCMOS5VTTL3.3VCMOS3.3VTTL5VCMOS5VTTL3.3VCMOS3.3VTTL5VTTLVVVV1 1.5.5V VHSTLHSTLI.I.HSTLHSTLIIIIIIHSTLHSTLM MGTL,GTL+GTL,GTL+5VCMOSV|I5VCMOS(4)Virtex系列Virtex系列是2.5V器件，支持16種接口電平。VCCINT必須接2.5V電源，I/O分成多個(gè)Bank,各個(gè)Bank內(nèi)可通過接不同的VCCO和Vef來實(shí)現(xiàn)不同的輸入輸出電

32、平，VCCO可為3.3V、2.5V和1.5V。Inpui/OutputStandardInpui/OutputStandardV*V*v v0L0LV VOHOH31.31.3H3HV,minV,minV,V,maxmaxV,minV,minV Va amaxmaxV.MaxV.MaxV.MinV.MinmAmAmAmALVTTL(NoteU(NoteU-0.5-0.5asas ,0,05.65.60.40.42.42.42424-24-24LVCMOS2LVCMOS20.50.50707171755551O%V(X01O%V(X0mo%mo%公公1515 6565PCI.33VPCI.33V

33、 6565然、然、V VCCINTCCINTecrrtfsecrrtfs網(wǎng)1 1VcooVcoo+ +0-50-510%10%VccoVcco90%90%VetoVetoNote2Note2Nole2Nole2PCI.5.0VPCI.5.0V-0.5-0.50.80.82.02.0C.S5C.S52.42.4NoteNote2 2N NDISDIS2 2GTL-R4ITLJiLJiJSa.a.Ja,Ja,出* *_一聲A-.A-.GTL+GTL+HSTLIHSTLIHSTLUIHSTLUIHSTLHSTLIVIVSSTL3ISSTL3ISSTL3llSSTL3llSSTL2ISSTL2ISST

34、L2IICSSTL2IICTTTTAGPAGPvcco3.3VPCI,LVTGTL+,IL2FVSSTL2lrSBLVDS,Up.8VLVCMOS11.5VHSTLi,HJInput/OutpulStInput/OutpulStandardandardVlLVIHVOLVQH*OL1 10H0HV,minV,maxV、minV,maxV,MaxV.MinmAmALVTTL(Note1-0.50.82036042.424-24LVCMOS2-05071.73f3f041.912-12-12LVCMQS18-0.520%丫匚 870%VC81.9504Vcco-048*BPCI.3.3V-0.53

35、0%VC0050%Vccoccocco+05+05Kr&VccQ90%VccoNote2Note2GTL-05VHf|-0.05VREF+0053604n/a40rVarVaGTL+0.5MRWF二。1VREF*013.63.60.6n/a36njanjaHSTLI-05VREFoiVRF*013604Vcco。48,8HSTLIII-0.5VREF“。1VREF+0136360.4Vcco*Q424HSTLIV0.5VREF71VHLI+013604Vcco。,440書SSTL3I*Q,5VREF。2VREF+023636VREF06VREF+068 8 8SSTL3II0.5VRE

36、F*0.2VREF*0.236Vfltr-OSV 咱+0,8161616SSTL2IPEVPEF2VREF*023.63.6VRE0.61RF+Q61T.&7.67.6SSTL2II-05VRf102Vfiu36VREF。80V 阻+080152-152CTT05MREF-0.2Vflp+0.23.63.6REFo4VHF*口工aftAGP05VREFS2VREF+0.23610%VCco90%VccoMole2Note2NoteNote1 1, ,V VQLQL OHOH匕ndrivecurrfintaarndrivecurrfintaar urn0BiwtKLurn0BiwtKLN

37、oMNoM2 2：lirViulHi：L：arLJ.rii1:)由rr-luL.irrspn-.il.ih.rP.(5)Virtex-E系列Virtex-E系列是1.8V器件，支持20種接口電平。VCCINT必須接1.8V電源，I/O分成多個(gè)Bank,各個(gè)Bank內(nèi)可通過接不同的VCCO和Vref來實(shí)現(xiàn)不同的輸入輸出電平，VCCO可為3.3V、2.5V、1.8V和1.5V。Table13.FLEX60005.0-VDeviceDCOperatingConditionsNotes(5).(6)SymbolSymbolParameterParameterConditionsConditionsMi

38、nMinTyTyp pMaxUnilHigh-levelinputvoltage2.0VCC1N1十。巧VLow-levelinputvoltage-0.50VVOH5.0-Vhlgh-leelTTLoutputvoltageldn=-emADC.VCCO=4.75V(7)2.4V3.3-Vhlgn-leelTTLoutputvoltageIOH=SmADC.VQQIQ=3.00V(2.4V3-3-Vhigh-lsvelCMOSoutputvoltageIon=-0-1mADC.VCCO=3.00V(7)vccio-0.2VVo|.5.0-Vlow-level1TLoutputvoltagel

39、ot=3mADC,Vccio=4 了 5V 網(wǎng)0.45V3-3RtbwdevBlTTLoutputvoltagel0L=&mADC.VCCIQ=3.00V0.45V3.3VlowdewelCMOSoutputvoltagel0L-D.1mADC.VCC|0=3.00V 陽(yáng)；0.2V2、ALTERA的FPGA(1)FLEX6000/A器件的接口電平FLEX6000系列支持電平VCCIO輸入信號(hào)輸出信號(hào)5VCMOS5VTTL3.3VCMOS3.3VTTL5VCMOS5VTTL3.3VCMOS3.3VTTL5VVVVVV3.3VVVVVVVVFLEX6000A系列為3.3V器件，允許5V輸入

40、，支持多電平接口，VCCINT為3.3V,VCCIO可為3.3V或2.5V。FLEX6000A系列支持電平VCCIO輸入信號(hào)輸出信號(hào)5VCMOSTTL3.3VCMOSTTL2.5VCMOS5VCMOS5VTTL3.3VCMOSTTL2.5VCMOS3.3VVVVVV2.5VVVVV(2)FLEX10K/V/A器件的接口電平FLEX10K系列為5V器件，支持集電極開路輸出FLEX10K系列支持電平VCCIO輸入信號(hào)輸出信號(hào)5VCMOS5VTTL3.3VCMOS3.3VTTL5VCMOS5VTTL3.3VCMOS3.3VTTL5VVVVVV3.3VVVVVVVVFLEX10KV系列為3.3V器件，

41、允許5V輸入，無VCCIO管腳，支持集電極開路輸出FLEX10KV系列支持電平輸入信號(hào)輸出信號(hào)VCCIO5V5V3.3V3.3V5V5V3.3V3.3VCMOSTTLCMOSTTLCMOSTTLCMOSTTL3.3VFLEX10KA系列為3.3V器件，允許5V輸入，支持多電平接口，VCCINT為3.3V,VCCIO可為3.3V或2.5V,支持集電極開路輸出。FLEX10KA系列支持電平VCCIO輸入信號(hào)輸出信號(hào)5VCMOSTTL3.3VCMOSTTL2.5VCMOS5VCMOS5VTTL3.3VCMOSTTL2.5VCMOS3.3VVVVVV2.5VVVVV(4)EFP10KE的接口電平FLE

42、X10KE系列為2.5V器件，允許5V輸入，支持多電平接口，VCCINT為2.5V,VCCIO可為3.3V或2.5V,支持集電極開路輸出。FLEX10KE系列支持電平VCCIO輸入信號(hào)輸出信號(hào)5VCMOSTTL3.3VCMOSTTL2.5VCMOS5VCMOS5VTTL3.3VCMOSTTL2.5VCMOS3.3VVVVVV2.5VVVVVTable22.FLEX1OK2.5-VDeviceOC0明聞i噸ConfiitionsjZ.1ParameterParameterConditionsMinMinTVPTVPMaxMaxUnitV-HInputvoltage1-7.0.5.Vgo575VV

43、LJLowlevelinputvohtage-0.50.B,03xVy 心網(wǎng)VVQH33-Vnign-ieveiTTLoutputvoltsgeIQH=rBEADCBVCCl0=3DQVf2d1V3.3-Vhigh-levelCMOSoutputvoltageIQH二T-1niADC,VCCK=3,MVVccio-0.2V33-Vnign-levelPCIoutputvcttageIQH=mADCVee=300to3-60VgxVccioV2.5-Vh 咱 hlevefoutputvoltage=YL1mADC.V8to=230V 制2A-VOH=MmADC.VCCFO2.30Vf3J2.DV

44、IQM=2mADC.VCCO=230VfS?J1.7VVOL33Vlow-加 u 創(chuàng) TTLoutputvoltageIQI.二 12mADCrVCCiO3.00Vf9l0.45V3.3Vtaw-levelCMOSoutputvoltageIQL=51mADC.0-2V3.3-Vlow-levelPCIoutputvoltage1 口=1.5mADC.V(；CH3=3.00tc3.60V(10)01KVCMV25-Vlow-teveioutputvoltageIQL01mADC“84=2,3。Yf 勵(lì)0.2VIL=1ERDC.VCC|O=2.30Vfr04VIQ_=2tnADC.“20=23。

45、8。，0.7v(5)APEX20K/E的接口電平APEX20K系列是2.5V器件，VCCINT為2.5V,VCCIO可為2.5V,3.3VAPEX20KE系列是1.8V器件,VCCINT為1.8V,VCCIO可為1.8V,2.5V,3.3VTable23.23.APEX20KEDeviceDCDCOperatingConditions(Part1of2)Notes.(7)SymbolSymbolParameterParameterConditionsConditionsMinMinTypTypMaxMaxUnitUnitV VIHIHHighlavelLVTTLCMOS,or337P(linn

46、ufunlfShH1.7.0.5K KVcciu4 41 1V VAPEX20KE12ECLECL器件的原理和特點(diǎn)1313ECL器件的原理13.V)(EmitterCoupled路形式，也是目前唯一能夠提供亞毫微秒開關(guān)時(shí)間的實(shí)用電路圖91:典型的ECL電路輸入原理圖DTL、TTL、S-TTMOTOROLA和SYNERGY,FAIRCHILD僅生產(chǎn)300系歹。1、基本門電路的結(jié)構(gòu)L等邏輯電路不同，ECL電路內(nèi)部的晶體管工作在線性區(qū)或截止區(qū)， 從根本上消除了限制速度提高的少數(shù)載流子的存儲(chǔ)時(shí)間”。因此，它是現(xiàn)有各種邏輯電路中速度最快的一種電Logic,即發(fā)射極耦合邏輯電路)是一種非飽和型的數(shù)字邏輯電

47、路圖92:典型的ECL電路輸出原理圖ECL電路一般能用于驅(qū)動(dòng)傳輸線，因此通常設(shè)計(jì)成射極開路輸出的形式。 此時(shí)， 傳輸線的終端匹配電阻RL即為輸出負(fù)載。ECL電路采用負(fù)電源工作，具各個(gè)邏輯電平參數(shù)的值相對(duì)于VCC（地電平）是不變的（只與VCC有關(guān)，隨VCC而變化），其相關(guān)參數(shù)如下：VCC=0V,VEE=-5.2V,VBB=-1.30VVOH=-0.88V,VOL=-1.72VVIH*1.24V,VILy1.36V。ECL電路主要應(yīng)用于各類高速數(shù)字通信系統(tǒng)中。LVECL電平器件：隨著技術(shù)的發(fā)展，又出現(xiàn)了LVECL邏輯電平器件，它是將VEE電源由-5.2V調(diào)整為-3.3V或者是-2.5V,這樣做可以

48、降低器件的功耗，利于電路設(shè)計(jì)的器件的互連。由于VCC的電平為地電平（0V）未變，而其他的電平是相對(duì)于此VCC電平的，所以其他的電平值（如VBB、VOH、VOL、VIH、VIL等）也都未改變。13.2 :ECL電路的特性ECL電路是根據(jù)高速噪聲數(shù)字的應(yīng)用要求設(shè)計(jì)的，它具有以下獨(dú)特的優(yōu)點(diǎn)：（1）、速度快速度快是高速數(shù)字系統(tǒng)設(shè)計(jì)者廣泛采用ECL電路的一個(gè)重要原因。ECL基本門電路的典型傳輸延遲時(shí)間已達(dá)到亞毫微秒量級(jí)，其觸發(fā)器、計(jì)數(shù)器的工作頻率也在1GHz范圍。因此，一個(gè)ECL系統(tǒng)與等效的TTL系統(tǒng)相比，其工作速度至少可以快一倍以上。（2）、邏輯功能強(qiáng)ECL電路能同時(shí)提供互補(bǔ)邏輯輸出，這樣不僅可以節(jié)省

49、系統(tǒng)所用的組件數(shù)，減小系統(tǒng)功耗，而且由于互補(bǔ)輸出具有相同的傳輸延遲時(shí)間，因此可以消除一般邏輯電路中為產(chǎn)生互補(bǔ)邏輯功能而設(shè)置反相器所增加的時(shí)間延遲，進(jìn)而提高了系統(tǒng)的速度。(3)、驅(qū)動(dòng)能力很強(qiáng)，扇出能力高ECL電路是射極跟隨器輸出，驅(qū)動(dòng)能力很強(qiáng)。其輸入阻抗高(通常約10KQ),輸出阻抗低(約7Q),這種特點(diǎn)允許電路有高的扇出能力。(4)、噪聲低系統(tǒng)噪聲的大小直接與噪聲源的能量、邏輯的消噪性能和互連線的阻抗等有關(guān)。就噪聲的產(chǎn)生來說，ECL電路的內(nèi)部噪聲較小。(5)、便于數(shù)據(jù)傳輸ECL電路具有互補(bǔ)、 大電流驅(qū)動(dòng)能力輸出特別適合于以差分方式驅(qū)動(dòng)和接收雙絞線或其它平衡線上的信號(hào)。ECL電路的差分線接收器具

50、有1V或者更大的共態(tài)噪聲抑制能力。這是因?yàn)椴罘止ぷ鲿r(shí)，耦合到雙絞線上的任何噪聲一般是等同地出現(xiàn)在該雙絞線的每股線上(共態(tài))，即申擾是等同地被線拾取，而接收器只響應(yīng)兩條線上的電壓差，所以可大大抑制引線串?dāng)_的影響，從而易于實(shí)現(xiàn)遠(yuǎn)距離的數(shù)據(jù)傳輸。驅(qū)動(dòng)同軸電纜時(shí)，其距離只受電纜頻帶寬度的限制，而且可以改善系統(tǒng)的性能，驅(qū)動(dòng)雙絞線的長(zhǎng)度可以在300mg1000ft)以上，并且較同軸電纜經(jīng)濟(jì)。除了上面介紹的主要特點(diǎn)以外，ECL電路的結(jié)構(gòu)還提供了其它若干有益的特性，它們是：(1)可以簡(jiǎn)化電源。ECL器件對(duì)電源電壓的同步變化是不太敏感的，因此可以在某些應(yīng)用中相對(duì)地放松對(duì)電源波紋、偏差和分配的要求。有時(shí)允許ECL

51、電路的電源電壓范圍可寬至10%。由于ECL電路工作時(shí)電源電流基本上恒定(不隨邏輯狀態(tài)變化而變化，也不隨工作頻率增加而增加)，因此可以考慮放寬對(duì)電源內(nèi)阻的要求。加上參考電源是設(shè)計(jì)在電路內(nèi)部，因此整個(gè)電路可以由單一電源供電。所有這些，使電源系統(tǒng)設(shè)計(jì)簡(jiǎn)單、成本降低。(2)邏輯功能變化范圍寬，適應(yīng)性強(qiáng)。ECL電路的差分放大器設(shè)計(jì)允許它作線性方面的應(yīng)用。ECL線接收器可以用施密觸發(fā)器和線性放大器用。由于這一應(yīng)用靈活性，許多功能可以用標(biāo)準(zhǔn)的ECL電路來完成。(3)由頻率提高引起的附加功耗小。開關(guān)工作時(shí)因?qū)纳娙莩浞烹姸囊欢ǖ哪芰浚瑢?duì)于有電源電流尖峰的邏輯電路來說消耗的能量更大。由于每次充放電都要消

52、耗能量，所以TTL電路的功耗在高頻范圍隨開關(guān)頻率提高而顯著增加。由于存儲(chǔ)在雜散電容中的能量與電壓平方成正比，而ECL電路的信號(hào)擺幅又比TTL電路小34倍，所以它因雜散電容引起的附加功耗要較TTL電路小一個(gè)數(shù)量級(jí)。特別是，它沒有電源電流尖峰引起的附加功耗。ECL電路的功耗基本上不隨頻率而變化，關(guān)于這一點(diǎn)在高頻領(lǐng)域是甚為重要的。(4)便于實(shí)現(xiàn)各種規(guī)模的集成。當(dāng)然，ECL電路并不是完美無缺的，它的主要缺點(diǎn)是直流功耗大。從某種意義上來說，ECL電路開關(guān)速度的提高是以犧牲功耗換取的。13.3 :PECL/LVPECL器件的原理和特點(diǎn)PECL(Pseudo/PositiveECL)電路是單正電源+5V供電

53、的ECL電路，其特點(diǎn)同ECL電路，由于其單正電源供電，簡(jiǎn)化了整個(gè)系統(tǒng)的電源設(shè)計(jì)。目前在高速光模塊電路中，使用十分廣泛。LVPECL器件與PECL器件類似，只是它是使用3.3V或更低的電平供電的，它具有低功耗等特點(diǎn)。在ECL器件中， 除電平轉(zhuǎn)換芯片以外， 所有ECL電路芯片均可用于PECL應(yīng)用注意LVPECL器件與PECL器件(或ECL器件)是不同的。PECL電路采用正電源工作，具相關(guān)參數(shù)計(jì)算如下：PECLLevel=Vcc-|SpecificationLevel|ECLLevel,由此算的如下:VCC=5.0V,VOH=4.12V,VIH=3.76V對(duì)于LVPECL電平,如下：VCC=3.3V,VOH=2.42V,VIH=2.06VVEE=