第三章組合邏輯電路

1、第第3 3章章 組合邏輯電路組合邏輯電路3.1 組合邏輯電路的特點組合邏輯電路的特點3.2 組合邏輯電路分析與設(shè)計方法組合邏輯電路分析與設(shè)計方法組合邏輯電路的分析方法組合邏輯電路的分析方法組合邏輯電路的設(shè)計方法組合邏輯電路的設(shè)計方法第第3 3章章 組合邏輯電路組合邏輯電路end3.5 組合邏輯電路中的競爭與冒險組合邏輯電路中的競爭與冒險3.3 常用集成組合邏輯電路常用集成組合邏輯電路 編碼器編碼器譯碼器譯碼器加法器加法器數(shù)據(jù)選擇器數(shù)據(jù)選擇器數(shù)值比較器數(shù)值比較器基本概念基本概念利用譯碼器設(shè)計電路利用譯碼器設(shè)計電路BCD/十進制譯碼器與數(shù)字顯示譯碼器十進制譯碼器與數(shù)字顯示譯碼器工作原理工作原理利用

2、數(shù)選設(shè)計電路利用數(shù)選設(shè)計電路組合邏輯電路的特點組合邏輯電路的特點（1 1）u輸出函數(shù)的一般邏輯表達式：輸出函數(shù)的一般邏輯表達式：F1=f1(X1、X2、Xn)F2=f2(X1、X2、Xn)Fm=fm(X1、X2、Xn)X1X2XnF1F2Fm輸輸入入輸輸出出組合組合 邏輯邏輯 電路電路u組合邏輯電路的結(jié)構(gòu)組合邏輯電路的結(jié)構(gòu)多輸入、多輸多輸入、多輸出電路出電路各輸出函數(shù)各輸出函數(shù)僅由僅由輸入確定，彼此輸入確定，彼此相互獨立相互獨立組合邏輯電路的特點組合邏輯電路的特點（2 2）endu組合邏輯電路的兩個特點：組合邏輯電路的兩個特點：（2 2）在在信號關(guān)系信號關(guān)系上，電路的輸出只與電路上，電路的輸出

3、只與電路當前當前的的輸入有關(guān)，輸入有關(guān)，與輸入加入前的狀態(tài)無關(guān)。與輸入加入前的狀態(tài)無關(guān)。（1 1）在在電路結(jié)構(gòu)電路結(jié)構(gòu)上，組合邏輯電路中不存在輸出與上，組合邏輯電路中不存在輸出與 輸入之間的輸入之間的反饋反饋；u組合邏輯電路的構(gòu)成：組合邏輯電路的構(gòu)成：（1 1）由由SSI集成門集成門芯片芯片構(gòu)成構(gòu)成（2 2）由由MSI常用常用集成組合邏輯芯片集成組合邏輯芯片構(gòu)成構(gòu)成組合邏輯電路的分析組合邏輯電路的分析（1 1）分析要求：分析要求：已知已知電路結(jié)構(gòu)電路結(jié)構(gòu)（輸入輸出邏輯關(guān)系）（輸入輸出邏輯關(guān)系）分析步驟：分析步驟：由邏輯圖得出由邏輯圖得出邏輯函數(shù)表達式邏輯函數(shù)表達式，并化簡；，并化簡；列列真值表

4、真值表；分析分析邏輯功能。邏輯功能。（邏輯圖）（邏輯圖）求求電路的功能電路的功能組合邏輯電路的分析組合邏輯電路的分析（2 2）求如圖所示電路輸入與輸出的邏輯關(guān)系。求如圖所示電路輸入與輸出的邏輯關(guān)系。ABF1F2F3F F& & & & &解：解：由電路的輸入開始，由電路的輸入開始，逐級逐級寫出輸出函數(shù)寫出輸出函數(shù)BAABAAFF12ABF1BAABBBFF13BABABABABAFFF32“異或異或”邏輯邏輯 可用來判斷兩信可用來判斷兩信號是否一致。號是否一致。例例1組合邏輯電路的分析組合邏輯電路的分析（3 3）例例2：分析如圖所示電路的邏輯功能：分析如

5、圖所示電路的邏輯功能&1A B CF1F2F3F4F解：解：l寫出輸出函數(shù)式寫出輸出函數(shù)式ABCF112AFF 13BFF 14CFF 432FFFFC)B(AABCCBAABCl列真值表列真值表A B CF0 0 00 0 01 10 0 10 0 10 00 1 00 1 00 00 1 10 1 10 01 0 01 0 00 01 0 11 0 10 01 1 01 1 00 01 1 11 1 11 1l分析電路功能分析電路功能當當A A、B B、C C全為全為0 0或或1 1時，時，F(xiàn) F 為為1 1，否則否則F F為為0 0?！芭幸恢码娐放幸恢码娐贰苯M合邏輯電路的分析組合

6、邏輯電路的分析（4 4）例例3：圖示電路中：圖示電路中A A、B B是數(shù)據(jù)輸入端，是數(shù)據(jù)輸入端，K K是控制輸入端，試分析是控制輸入端，試分析在控制輸入的不同取值下，數(shù)據(jù)輸入在控制輸入的不同取值下，數(shù)據(jù)輸入A A、B B和輸出間的關(guān)系。和輸出間的關(guān)系。&KAB1bF2bF3bFAB寫出輸出函數(shù)式寫出輸出函數(shù)式解解：ABAKFb1BAK BAK ABBKFb3BAK BAK 312bbbFFKFBAKBKAK)(BAKKBAK列真值表列真值表K A BK A B1bF2bF3bF00 00 11 01 111111111111110 00 11 01 1101110011101end電路

7、的電路的功能功能 一位二進制數(shù)的一位二進制數(shù)的比較器；比較器； 低電平有效低電平有效組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計（1）設(shè)計要求：設(shè)計要求：已知已知邏輯功能邏輯功能求求邏輯電路圖邏輯電路圖設(shè)計步驟：設(shè)計步驟：根據(jù)功能列出根據(jù)功能列出真值表真值表；寫出寫出邏輯函數(shù)表達式邏輯函數(shù)表達式，化簡；，化簡；畫畫邏輯電路圖邏輯電路圖。根據(jù)邏輯功能，進行根據(jù)邏輯功能，進行邏輯抽象邏輯抽象, ,即說明邏即說明邏輯變量，并對變量賦值；輯變量，并對變量賦值；組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計（2 2）例例1：設(shè)計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。：設(shè)計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。 電路由電路

8、由 紅、黃、綠三盞燈組成。正常工作時，任何時刻紅、黃、綠三盞燈組成。正常工作時，任何時刻必有一盞而且只允許有一盞燈點亮；其它點亮狀態(tài)時電路故障，必有一盞而且只允許有一盞燈點亮；其它點亮狀態(tài)時電路故障，要求發(fā)出故障信號。（要求用要求發(fā)出故障信號。（要求用“與非與非”門實現(xiàn)）門實現(xiàn)）解：解：邏輯抽象邏輯抽象（分別表示紅、黃、綠三盞燈）（分別表示紅、黃、綠三盞燈）輸入變量：輸入變量：A A、B B、C C“1”“1”：燈：燈亮亮“0”“0”：燈不：燈不亮亮輸出變量：輸出變量：F（表示報警與否（表示報警與否）“1”“1”：報：報警警“0”“0”：不報：不報警警列真值表列真值表A B CF0 0 00

9、0 01 10 0 10 0 10 00 1 00 1 00 00 1 10 1 11 11 0 01 0 00 01 0 11 0 11 11 1 01 1 01 11 1 11 1 11 1假設(shè)假設(shè)假設(shè)假設(shè)組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計（3 3）寫出邏輯函數(shù)式寫出邏輯函數(shù)式FCBAACABBCBCABACCBAABC01000111101 11 11 11 11 1邏輯圖邏輯圖&FABC&組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計（4 4）CABCBABCACBAFCABCBABCACBAF)()()(CBACBACBACBA例例2：分別用：分別用“或非或非”門和門和“異或

10、異或”門實現(xiàn)一個組合電路，該電路輸入門實現(xiàn)一個組合電路，該電路輸入為三位二進制為三位二進制ABCABC，輸出為輸出為F F。其功能是：輸入的三位數(shù)碼中其功能是：輸入的三位數(shù)碼中有奇數(shù)個有奇數(shù)個“1”“1”時，電路的輸出為時，電路的輸出為1 1，否則為，否則為0 0。解：解：（1 1）分析設(shè)計要求，列出真值表分析設(shè)計要求，列出真值表A B CA B CF F0 0 00 0 00 00 0 10 0 11 10 1 00 1 01 10 1 10 1 10 01 0 01 0 01 11 0 11 0 10 01 1 01 1 00 01 1 11 1 11 1（2 2）由真值表得邏輯表達式由真

11、值表得邏輯表達式ABC01000111101 11 11 11 1)()()(CBACBACBACBACBACBACBACBA組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計（5 5）CBACBACBACBAFu用用“或非或非”門實現(xiàn)門實現(xiàn)u用用“異或異或”門實現(xiàn)門實現(xiàn)ABCCBACBACBAFC)BABA(AB)CBA(CB)(ACBACBA=1=1ABCF1ABCF1111CCBACBABA組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計（6 6）例例3 3：舉重比賽有舉重比賽有ABCABC三個裁判及一個主裁判三個裁判及一個主裁判D D。當主裁判認為合格當主裁判認為合格時算為二票，而時算為二票，而ABCABC裁判

12、認為合格時分別算為一票。用裁判認為合格時分別算為一票。用“與非與非”門設(shè)計多數(shù)通過的表決電路。門設(shè)計多數(shù)通過的表決電路。解：解： （1 1）邏輯抽象邏輯抽象設(shè)輸出函數(shù)為設(shè)輸出函數(shù)為F F，多數(shù)通過時多數(shù)通過時F=1F=1，否則否則F=0F=0，輸入變量為輸入變量為A A、B B、C C、D D，合格為合格為1 1，不合格為，不合格為0 0。（2 2）列真值表列真值表A B C DA B C DF F0 00 00 00 00 00 00 00 01 10 00 00 01 10 00 00 00 01 11 11 10 01 10 00 00 00 01 10 01 11 10 01 11 1

13、0 00 00 01 11 11 11 11 10 00 00 00 01 10 00 01 11 11 10 01 10 00 01 10 01 11 11 11 11 10 00 00 01 11 10 01 11 11 11 11 10 01 11 11 11 11 11 1（3 3）寫出邏輯函數(shù)表達式，并化簡寫出邏輯函數(shù)表達式，并化簡ABABCDCD000000000101010111111010111110101 11 11 11 11 11 11 11 1FCDBDADABC（4 4）用用“與非與非”門實現(xiàn)門實現(xiàn)ABCADBDCDF end&ABCDF編碼器編碼器( (En

14、coder) )（1 1）m m線一線一n n線線編碼器編碼器輸輸入入( (m m個信息個信息) )輸輸出出( (n n位代碼位代碼) )u編碼器的功能編碼器的功能 能夠?qū)崿F(xiàn)用二進制代碼表示各種符號、數(shù)能夠?qū)崿F(xiàn)用二進制代碼表示各種符號、數(shù)字和信息這一編碼過程的電路。字和信息這一編碼過程的電路。u編碼器的結(jié)構(gòu)編碼器的結(jié)構(gòu)nm2m m與與n n的關(guān)系的關(guān)系一般編碼器的輸一般編碼器的輸入端數(shù)入端數(shù)遠大于遠大于輸輸出端數(shù)出端數(shù)編碼器編碼器（2 2）編碼器編碼器 二進制編碼器二進制編碼器 二二- -十進制編碼器十進制編碼器普通二普通二- -十進制編碼器十進制編碼器優(yōu)先二優(yōu)先二- -十進制編碼器十進制編碼

15、器普通二進制編碼器普通二進制編碼器優(yōu)先二進制編碼器優(yōu)先二進制編碼器u編碼器的分類編碼器的分類編碼器編碼器（3 3）u普通二進制編碼器普通二進制編碼器設(shè)有設(shè)有4 4個信號個信號Y Y0 0、Y Y1 1、Y Y2 2、Y Y3 3要用二進制代碼來表示，要用二進制代碼來表示，編碼規(guī)則為編碼規(guī)則為要求要求設(shè)計設(shè)計該該編碼器。編碼器。000Y101Y210Y舉例說明舉例說明311Y（1 1）說明變量說明變量輸入變量：輸入變量：Y Y0 0、Y Y1 1、Y Y2 2、Y Y3 30 0：信號不出現(xiàn)：信號不出現(xiàn)1 1：信號出現(xiàn)：信號出現(xiàn)輸出變量輸出變量：B B、A A編編碼碼器器Y0Y1Y2Y3BA兩位

16、兩位二進二進制代碼制代碼（2 2）列出真值表列出真值表3Y2Y0Y1YB A0 0 0 0 0 0 0 10 00 0 1 00 10 0 1 1 0 1 0 01 00 1 0 1 0 1 1 0 0 1 1 1 1 0 0 01 11 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 不允許兩個或兩個不允許兩個或兩個以上的信號同時出現(xiàn)。以上的信號同時出現(xiàn)。編碼器編碼器（4 4）（3 3）寫出輸出函數(shù)表達式寫出輸出函數(shù)表達式Y(jié)3Y2Y1Y00000010111101110B2323YYYYBY3Y2Y1Y000000101111011

17、10A1313YYYYA（4 4）畫邏輯圖畫邏輯圖邏輯圖&111BAY3Y2Y1當當01Y，02Y03Y，時，為隱含變量為隱含變量0YBABA=0000編碼器編碼器（5 5）普通二進制編碼普通二進制編碼器器簡化簡化真值表真值表Y3 Y2 Y1 Y0 B A0 0 0 1 0 00 0 1 0 0 10 1 0 0 1 01 0 0 0 1 1普通二進制編碼普通二進制編碼器器編碼表編碼表輸入輸入 B AY0 0 0Y1 0 1Y2 1 0Y3 1 123YYB13YYA編碼器編碼器（6 6）u優(yōu)先二進制編碼器優(yōu)先二進制編碼器 對所有的輸入信號按對所有的輸入信號按優(yōu)先順序排隊優(yōu)先順序排隊，

18、當幾個，當幾個輸入信號同時出現(xiàn)時，輸入信號同時出現(xiàn)時，只對只對其中優(yōu)先權(quán)最高的其中優(yōu)先權(quán)最高的一個進行編碼。一個進行編碼。0 0 0 0 0 1 0 1 1 Y3 Y2 Y1 Y0AB001001114-24-2線優(yōu)先編碼器線優(yōu)先編碼器真值表真值表編碼器編碼器（7 7）2323YYYYB表達式表達式Y(jié)3Y2Y1Y0000001011110111011111111111BY1Y0Y3Y200000101111011101111111111A123123YYYYYYA由真值表由真值表3123123YYYYYYYA32323YYYYYB0 0 0 0 0 1 0 1 1 Y3 Y2 Y1 Y0AB0

19、0100111&1BAY31Y2Y1&編碼器編碼器（8 8）IE01234567CSCBAOE74LS148u優(yōu)先二進制編碼器優(yōu)先二進制編碼器7474LS148LS148邏輯符號邏輯符號IE76543210CBACSOE1 11 00 10 10 10 10 10 10 10 10 1 1 1 1 1 1 1 10 0 1 1 1 11 1 10 0 00 1 0 0 0 10 1 1 0 0 1 00 1 1 1 0 0 1 10 1 1 1 1 0 1 0 00 1 1 1 1 1 0 1 0 10 1 1 1 1 1 1 0 1 1 00 1 1 1 1 1 1 1 01

20、 1 1功能表功能表輸入輸出端說明輸入輸出端說明:IE使能輸入端，使能輸入端，0IE時芯片工作時芯片工作使能輸出端，使能輸出端，0EO時無有效時無有效信號輸入信號輸入:EO:CS優(yōu)先標志輸出端，優(yōu)先標志輸出端，0CS時表明芯片處于工作狀態(tài)時表明芯片處于工作狀態(tài)07是信號輸入端是信號輸入端 當輸入為當輸入為0時，表明該時，表明該信號出現(xiàn)；信號出現(xiàn)；7輸入優(yōu)先權(quán)最高輸入優(yōu)先權(quán)最高代碼輸出端代碼輸出端反碼輸出反碼輸出低電平低電平有效有效編碼器編碼器（9 9）u編碼器的級聯(lián)編碼器的級聯(lián)如何用如何用7474LS148LS148實現(xiàn)對實現(xiàn)對1616個輸入信號個輸入信號的優(yōu)先編碼的優(yōu)先編碼？&CSC

21、BAOEDIE89101112131415CSCBAOE148(2)IE01234567CSCBAOE148(1)IE編碼器編碼器（1010）IE7151616線線- -4 4線二線二進制進制編碼編碼器器80CSDCBAOE815有有有效輸入有效輸入信號時，信號時，當當1)2(OE芯片芯片(1)不工作，輸出均為不工作，輸出均為“1”0)2(OE芯片芯片(2) 工作工作DCS 0)2(07有有有效輸入有效輸入信號時，信號時，當當芯片芯片(1)工作工作芯片芯片(2) 無輸入，輸出均為無輸入，輸出均為“1”DCS1)2(編碼器編碼器（1111）u優(yōu)先二十進制編碼器優(yōu)先二十進制編碼器7474LS147

22、LS147邏輯符號邏輯符號912345678CBA74LS147DCCV功能表功能表987654321CBAD1 1 1 1 1 1 1 1 11 1 1 10 1 1 00 1 1 11 0 1 0 0 01 1 0 1 0 0 11 1 1 0 1 0 1 01 1 1 1 0 1 0 1 11 1 1 1 1 0 1 1 0 01 1 1 1 1 1 0 1 1 0 11 1 1 1 1 1 1 0 1 1 1 00 1 1 1 1 1 1 1 1 0低電平低電平有效有效end譯碼器譯碼器（1 1）u 譯碼譯碼u譯碼器的功能譯碼器的功能-編碼的逆過程，將代碼還原為原意的過程。編碼的逆過程

23、，將代碼還原為原意的過程。-實現(xiàn)譯碼功能的電路，也稱為解碼器。實現(xiàn)譯碼功能的電路，也稱為解碼器。u譯碼器的結(jié)構(gòu)譯碼器的結(jié)構(gòu)n線一m線譯碼器輸輸入入( (m m個信息個信息) )輸輸出出( (n n位代碼位代碼) )nm2m m與與n n的關(guān)系的關(guān)系一般譯碼器的輸一般譯碼器的輸入端數(shù)入端數(shù)遠小于遠小于輸輸出端數(shù)出端數(shù)譯碼器譯碼器（2 2）譯碼器譯碼器代碼變換代碼變換譯碼器譯碼器-將數(shù)字、文字或符號的代碼還原成相應(yīng)將數(shù)字、文字或符號的代碼還原成相應(yīng)數(shù)字、文字、符號并顯示出來的電路。數(shù)字、文字、符號并顯示出來的電路。變量譯碼器變量譯碼器 ，又稱為又稱為二進制二進制譯碼器譯碼器-將二進制代碼將二進制代

24、碼還原為還原為原始輸入信號原始輸入信號；-用于不同代碼之間的相互轉(zhuǎn)換；用于不同代碼之間的相互轉(zhuǎn)換；顯示顯示譯碼器譯碼器u譯碼器的分類譯碼器的分類譯碼器譯碼器（3 3）u二進制譯碼器二進制譯碼器以以7474LS139LS139譯碼器說明輸入與輸出的關(guān)系譯碼器說明輸入與輸出的關(guān)系&11111E3Y2Y1Y0YBA:0E BAY3ABY2ABY1ABY0:1E 0123YYYY1 每個輸出函數(shù)對應(yīng)輸每個輸出函數(shù)對應(yīng)輸入的一個最小項，因此入的一個最小項，因此又稱為又稱為最小項發(fā)生器最小項發(fā)生器。真值表真值表E B A3Y2Y1Y0Y 1 11 1 1 11 1 1 10 00 0 0 01 1

25、 1 11 1 0 00 0 1 11 1 1 10 0 1 11 1 0 01 1 0 01 1 1 11 1 1 10 0 1 11 1 1 1使能端使能端低低電平電平有效有效輸出端輸出端低低電平電平有效有效邏輯符號邏輯符號74LS139CCVE0Y1Y2Y3YBA譯碼器譯碼器（4 4）u二進制譯碼器二進制譯碼器7474LS138LS138CCV1E01234567CBA74LS138AE2BE276543210輸入輸出1E2B2AEECBA0 1 1 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 01 0 1 0 11 0 1 1 01 0 1 1

26、1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 174LS138功能表功能表當當 ， 時，時，各輸出表達式為各輸出表達式為11E022BAEEABCY 0ABCY 1ABCY 2BACY 3ABCY 4ABCY 5ACBY 6CBAY 7譯碼器譯碼器（5 5）u譯碼器譯碼器擴展（級聯(lián)）擴展（級聯(lián)）例例：由兩片：由兩片7474L

27、S138LS138擴展得一個擴展得一個4 4線線- -1616線譯碼器線譯碼器分析如下：分析如下：1E2AE2BECBA1E2AE2BECBA“1”0123456789101112 1314 1574LS138 (1)74LS138 (2)CBAD 當當D=0D=0時，芯片時，芯片(1)(1)工工作，對作，對0 0000 000 0 0111111代代碼譯碼，碼譯碼， 依次輸依次輸出出“0”“0”70 當當D=1D=1時，芯片時，芯片( (2)2)工工作，對作，對1 1000 000 1 1111111代代碼譯碼，碼譯碼， 依次輸依次輸出出“0”“0”158end譯碼器譯碼器（6 6）u利用譯

28、碼器設(shè)計電路例利用譯碼器設(shè)計電路例例例1：試用：試用74LS13874LS138實現(xiàn)邏輯函數(shù)實現(xiàn)邏輯函數(shù)m(1,4,6,7)A)B,F(C,解：解：CCV1E01234567CBA74LS138AE2BE2ABCY0ABCY1ABCY2BACY3ABCY4ABCY5ACBY6CBAY7已知已知74LS13874LS138邏輯關(guān)系為：邏輯關(guān)系為：當當 ， 時，各輸時，各輸出表達式為：出表達式為：11E022BAEE譯碼器譯碼器（7 7）CCV1E01234567CBA74LS138AE2BE2“1”“0”CBA&Fm(1,4,6,7)A)B,F(C,CBAACBABCABC7641YYY

29、Y7641YYYY邏輯圖邏輯圖若譯碼器為若譯碼器為高高電平電平有效，應(yīng)有效，應(yīng)如何實現(xiàn)？如何實現(xiàn)？07CBA3線線8線線譯譯碼碼器器1譯碼器譯碼器（8 8）BCAAZ解：解：BCAAZBCABC)CBCBCBA(BCAABCCABCBACBA76543YYYYYBCA)C)(CBA(B37654YYYYYCCV1E01234567CBA74LS138AE2BE2“1”“0”CBAZ&例例2：用：用74LS13874LS138實現(xiàn)函數(shù)實現(xiàn)函數(shù)令令A(yù)=CA=C，B=BB=B， C=AC=A譯碼器譯碼器（9 9）u利用譯碼器設(shè)計電路的步驟利用譯碼器設(shè)計電路的步驟v 選擇集成二進制譯碼器選擇集

30、成二進制譯碼器函數(shù)函數(shù)變量數(shù)變量數(shù) = = 輸入二進制代碼輸入二進制代碼位數(shù)位數(shù)v 寫出函數(shù)的標準寫出函數(shù)的標準“與或與或”式式若用若用低電平低電平有效芯片實現(xiàn)有效芯片實現(xiàn)“與非與非- -與非與非”式式v 確認譯碼器和門電路輸入信號的表達式確認譯碼器和門電路輸入信號的表達式譯碼器輸入：函數(shù)變量（注意譯碼器輸入：函數(shù)變量（注意排列順序排列順序）門電路輸入：邏輯函數(shù)包括的最小項門電路輸入：邏輯函數(shù)包括的最小項 所對應(yīng)的譯碼器輸出所對應(yīng)的譯碼器輸出v 畫連線圖畫連線圖譯碼器譯碼器（1010）設(shè)設(shè)X X、Z Z均為三位二進制數(shù)，均為三位二進制數(shù)，X X為輸入，為輸入，Z Z為輸出。當為輸出。當2X52

31、X5時，時，74LS13874LS138構(gòu)成實現(xiàn)上述要求的邏輯電路。構(gòu)成實現(xiàn)上述要求的邏輯電路。Z=X+2;XZ=X+2;X2 2時時Z Z1;X1;X5 5時時Z=0Z=0。試用一片。試用一片3 3線線8 8線譯碼器線譯碼器例例3 3：（1）由題意可得真值表如下：由題意可得真值表如下：解：解：0X1X2X0Z1Z2Z0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000000000000001111111111（2）由真值表可得：由真值表可得：0120120120122XXXXXXXXXXXXZ0120121XXXXXXZ0120120120120XXXXXX

32、XXXXXXZ譯碼器譯碼器（1111）,XA,XA,XA001122則則0120120120122AAAAAAAAAAAAZ5432YYYY5432YYYY同理可得：同理可得：541YYZ53100YYYYZ&2X1X0X2A1A0A0Y1Y2Y3Y4Y5Y6Y7Y2Z1Z0Z74LS138 利用譯碼器設(shè)計組利用譯碼器設(shè)計組合邏輯電路比較適合于合邏輯電路比較適合于多輸出多輸出邏輯函數(shù)邏輯函數(shù)。令：令：（3）變換，用譯碼器實現(xiàn)變換，用譯碼器實現(xiàn)end譯碼器譯碼器（1212）uBCD/BCD/十進制譯碼器十進制譯碼器CCV01234567D74LS4289CBA0Y1Y2Y3Y4Y5Y6Y

33、7Y8Y0 1 1 1 1 1 1 1 1 1CBAD0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 19Y1 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 0 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 1 1 0 11 1 1 1

34、 1 1 1 1 1 01 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1輸 入輸 出74LS42功能表功能表,ABCDY0ABCDY1,ABCDY2BACDY3,ABCDY4ABCDY5,ACBDY6CBADY7,ABCDY8ABCDY9譯碼器譯碼器（1313）u數(shù)字顯示譯碼器數(shù)字顯示譯碼器 顯示譯碼器可直接用來驅(qū)動顯示器件，以顯示譯碼器可直接用來驅(qū)動顯示器件，以顯示顯示代碼所代碼所表示的數(shù)字、表示的數(shù)字、字符等信息

35、。字符等信息。lLEDLED數(shù)碼管數(shù)碼管顯示器件顯示器件abcdefg共陰極共陰極LED結(jié)構(gòu)結(jié)構(gòu)CCVabcdefg共陽極共陽極LED結(jié)構(gòu)結(jié)構(gòu)abcdefg地（或電源）地（或電源）數(shù)碼管符號數(shù)碼管符號abgcdfe譯碼器譯碼器（1414）l集成譯碼顯示器集成譯碼顯示器74LS4874LS48CCVD74LS48BCAabcdefg+數(shù)碼管的顯示驅(qū)動數(shù)碼管的顯示驅(qū)動譯碼器譯碼器（1515）ab輸入輸入輸出輸出DCBA0 0 0 0 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1

36、 0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1cdefg顯示字符顯示字符7474LS48LS48 功能表功能表0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1end數(shù)據(jù)選擇器（數(shù)據(jù)選擇器（Multiplexer) )（1 1）又稱多路轉(zhuǎn)換器或多路開關(guān)。又稱多路轉(zhuǎn)換器或多路開關(guān)。-從多路輸入數(shù)字信號選擇從多路輸入數(shù)字信號選擇一個一個需要的信號輸出。需要的信號輸出。u數(shù)據(jù)選擇器的功能數(shù)據(jù)選擇器的功能: :結(jié)構(gòu)示意圖結(jié)構(gòu)示意圖數(shù)據(jù)選擇器(mux)0D1D1-

37、mDY0A1A1 -nA數(shù)數(shù)據(jù)據(jù)輸輸入入地地 址址 輸輸 入入功能示意圖功能示意圖0D1D1 -mDnA1A0AY輸輸 出出m與與n的關(guān)系如何？的關(guān)系如何？數(shù)據(jù)選擇器數(shù)據(jù)選擇器（2 2）001DAAEu4 4選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器Y1&11111E1A0A0D1D2D3DY邏輯圖邏輯圖)(00112233DmDmDmDmE301DAAE201DAAE101DAAE具有標準具有標準“與或與或”表達式的形表達式的形式式提供了地址變量的全部最小項提供了地址變量的全部最小項功能表功能表E1A0A03 DD輸輸 入入輸出輸出Y103 DD000 00 11 01 103 DD03 DD0

38、3 DD03 DD0D1D2D3D數(shù)據(jù)選擇器數(shù)據(jù)選擇器（3 3）74LS151YYE2A1A0A7D6D5D4D3D2D0D1D7474LS151LS151u8 8選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器邏輯符號邏輯符號0011223344556677DmDmDmDmDmDmDmDm當 時0E Y7012DAAA6012DAAA5012DAAA4012DAAA3012DAAA2012DAAA1012DAAA0012DAAA使能控制端，低電使能控制端，低電平有效平有效邏輯關(guān)系邏輯關(guān)系數(shù)據(jù)選擇器數(shù)據(jù)選擇器（4 4）CD453910D11D12D13D20D21D22D23D0A1A2E1E1Y2Y輸入輸入)

39、(EE211A0A0 1 0 0 1 0 1 1 1 0 1 1 1 輸輸出)(YY21高阻)(DD2010)(DD2111)(DD2212)(DD2313CD453CD4539 9雙雙4 4選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器邏輯符號邏輯符號功能表功能表數(shù)據(jù)選擇器數(shù)據(jù)選擇器（5 5）CD453910D11D12D13D20D21D22D23D0A1A2E1E1Y2Y2D3D4D5D6D7DY1可將可將一片一片CD4539CD4539聯(lián)接成聯(lián)接成8 8選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器21YYY線線“或或”0D1D2A地址輸入地址輸入輸出輸出2A1A0A0 0 01Y)(DD100)(DD111)(DD

40、122)(DD1332Y)(DD204)(DD215)(DD226)(DD237高阻高阻Y0D0 0 10 1 00 1 11 0 01 0 11 1 01 1 1高阻高阻高阻高阻高阻高阻高阻高阻高阻高阻高阻高阻高阻1D2D3D4D5D6D7D數(shù)據(jù)選擇器數(shù)據(jù)選擇器（6 6）1W1301120111011001DAADAADAADAA2W 例：例：在如圖所示電路中，在如圖所示電路中，7474LS580LS580為雙為雙4 4選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器 ，試分析電路的功能。試分析電路的功能。74LS58010D11D12D13D20D21D22D23D1A0A1W2WABEF1C“1” 解：解

41、： 由由4選選1的邏輯功能，有：的邏輯功能，有：2301220121012001DAADAADAADAAAA 1BA 0CDDDD22211310CDD1211020D123D 由電路結(jié)構(gòu)，有：由電路結(jié)構(gòu)，有：代入代入CBACBACBAABCCBAEFBCACBAABACBCAB數(shù)據(jù)選擇器數(shù)據(jù)選擇器（7 7）CBAEACBCABFA B C E F 0000001101010110100110101100111100010111一位全加器一位全加器 由表達式，列出真值表：由表達式，列出真值表：實現(xiàn)什么功能？實現(xiàn)什么功能？end數(shù)據(jù)選擇器數(shù)據(jù)選擇器（8 8）u利用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)利用數(shù)據(jù)選

42、擇器實現(xiàn)邏輯函數(shù)ACBAC)B,F(A,例例1 1：用八選一數(shù)據(jù)選擇用八選一數(shù)據(jù)選擇器器74LS15174LS151實現(xiàn)函數(shù)實現(xiàn)函數(shù)解：解： 74LS15174LS151邏輯符號如圖所示邏輯符號如圖所示74LS151YYE2A1A0A7D6D5D4D3D2D0D1D其輸出為：其輸出為：00121012201230120110012DAAADAAADAAADAAADAAAAAAA425026127DADAADAAY)CBA(B)C(CBAABCCBACBA0BCA0CBA0CBA0CBA1CBA1ABC0CAB1CBAACBAC)B,F(A,，由數(shù)據(jù)選擇器數(shù)據(jù)選擇器（9 9）7012601250

43、12401230121100012DAAADAAADAAADAAADAAAAAAADADAADAAY20212CAB,AA,A0121DDD4570DDDDD01236令令則：則：0BCA0CBA0CBA0CBA1CBA1ABC0CAB1CBAC)B,F(A,2A1A0A0D1D2D3D4D5D6D7DY74LS151ABC0F1數(shù)據(jù)選擇器數(shù)據(jù)選擇器（1010）m2,14,15)(1,3,5,8,1D)C,B,F(A,例例2 2：用八選一數(shù)據(jù)選擇器用八選一數(shù)據(jù)選擇器74LS15174LS151實現(xiàn)函數(shù)實現(xiàn)函數(shù)解解1 1： 74LS15174LS151輸出為：輸出為：00121012201230

44、120110012DAAADAAADAAADAAADAAAAAAA425026127DADAADAAYm2,14,15)(1,3,5,8,1D)C,B,F(A,ABCDDABCDCABDCBADCBACDBADCBA待實現(xiàn)函數(shù)為：待實現(xiàn)函數(shù)為：令令A(yù)A2BA1CA0則則ABCDCABDCBADCBACDBADCBAF764210mDmDmDmDmDm數(shù)據(jù)選擇器數(shù)據(jù)選擇器（1111）0123ABCDDCBACDBADCBABCDACBCBCB4567DADADAY764210mDmDmDmDmDmDDDD2100DD53DDD641D7令令則則F2A1A0A0D1D2D3D4D5D6D7DY八選

45、一BCA011DF數(shù)據(jù)選擇器數(shù)據(jù)選擇器（1212）解解2 2： 畫出函數(shù)畫出函數(shù) 的卡諾圖的卡諾圖m2,14,15)(1,3,5,8,1D)C,B,F(A,ABCD00000101111011101111111降維降維ABC0001011110DDDD10D0F令令A(yù)A2BA1CA0則則764210mDmDmDmDmDmFDDDD2100DD53DDD641D7令令FY 則則若令若令A(yù) A2 2=C=C，A A1 1=B=B，A A0 0=A=A，則函數(shù)實現(xiàn)則函數(shù)實現(xiàn)有什么不同有什么不同？數(shù)據(jù)選擇器數(shù)據(jù)選擇器（1313）u利用數(shù)選設(shè)計電路的步驟利用數(shù)選設(shè)計電路的步驟v 確定所用數(shù)選的輸出表達式

46、確定所用數(shù)選的輸出表達式v 寫出函數(shù)的標準寫出函數(shù)的標準“與或與或”式式v 將所設(shè)計電路的表達式與數(shù)選輸出表達式比較將所設(shè)計電路的表達式與數(shù)選輸出表達式比較v 畫連線圖畫連線圖iiDmY若數(shù)選的地址數(shù)若數(shù)選的地址數(shù)=輸入變量數(shù)，則輸入變量數(shù)，則D=0或或D=1則利用降維卡諾圖或代數(shù)法確定則利用降維卡諾圖或代數(shù)法確定D若數(shù)選的地址數(shù)若數(shù)選的地址數(shù)輸入變量數(shù)，輸入變量數(shù)，數(shù)據(jù)選擇器數(shù)據(jù)選擇器（1414）例例3 3：用八選一數(shù)據(jù)選擇器用八選一數(shù)據(jù)選擇器74LS15174LS151實現(xiàn)函數(shù)實現(xiàn)函數(shù)待實現(xiàn)函數(shù)卡諾圖為：待實現(xiàn)函數(shù)卡諾圖為：m,25,27,31)1,13,15,17(0,1,7,9,1E)

47、D,C,B,F(A,解：解：ABCDE0000000101011010111011011110110011111111111CDE0001011110BA10B0BA0BA降維降維CA2DA1EA0BAD00DDD642BD31D1BAD5BAD7令令則則2A1A0A0D1D2D3D4D5D6D7DY八選一CDE1AB1&101Fend加法器（加法器（Adder) )（1 1） -實現(xiàn)兩個二進制數(shù)之間的相加運算。實現(xiàn)兩個二進制數(shù)之間的相加運算。A : 1 1 0 1A : 1 1 0 1B : 1 0 1 1B : 1 0 1 11 11 11 1被加數(shù)被加數(shù)加數(shù)加數(shù)低位進位低位進位0

48、 00 00 01 11 1和和S S進位進位C Cu加法器的功能加法器的功能 0 0+加法器加法器（2 2）-不考慮低位進位的一位加法器不考慮低位進位的一位加法器u一位半加器一位半加器半半加加器器被加數(shù)被加數(shù)A加數(shù)加數(shù)B和和S進位進位C真值表真值表0 0 0 1 1 0 1 1 00000111BABABASABC ABSC表達式表達式邏輯圖邏輯圖SHAABCA=1&BSC符號符號加法器加法器（3 3）-考慮低位進位的一位加法器考慮低位進位的一位加法器u一位全加器：一位全加器：被加數(shù)被加數(shù)加數(shù)加數(shù)和和進位進位全加器低位進位低位進位iS、iA、iB 設(shè)設(shè) 為被加數(shù)、加數(shù)及和為被加數(shù)、加

49、數(shù)及和的第的第( (i) )位，位， 為為( (i) )位向位向( (i+1) )位的位的進位，進位， 為為( (i-1) )位向位向(i)位的進位。位的進位。iC1Ci真值表iAiB1 - iCiSiC0 0 000000000111111110 0 10 1 00 1 11 0 01 0 11 1 01 1 11ii11i1iBASiiiiiiiiiCCBACBACBA)BA()B(Aii1ii1iiCC1iiiCBA1ii1i1i1iiiBAABBACiiiiiiCCBCAC1 - ii1 - iiiiCACBBAm(1,2,4,7)m(3,5,6,7)表達式：表達式：加法器加法器（4

50、4）iSFAiAiBiC1 - iC=1=1&11iCiAiBiSiC&邏輯圖邏輯圖符號符號加法器加法器（5 5）u多位加法器多位加法器isic1icisic1icisic1icisic1ic0S1S2S3S0A0B1A1B2A2B3A3BC例例：四位串行進位加法器：四位串行進位加法器結(jié)構(gòu)簡單，加數(shù)、被加數(shù)并行輸入，和數(shù)并行輸出；結(jié)構(gòu)簡單，加數(shù)、被加數(shù)并行輸入，和數(shù)并行輸出；各位全加器間的進位需串行傳遞，速度較慢。各位全加器間的進位需串行傳遞，速度較慢。串行進位加法器串行進位加法器并行進位加法器并行進位加法器特點特點加法器加法器（6 6）例例：四位并行進位加法器：四位并行進位加

51、法器isic1icisic1icisic1icisic1ic0S1S2S3S0A0B1A1B2A2B3A3BC進位進位電路電路進位進位電路電路進位進位電路電路 各位的進位輸出信號只各位的進位輸出信號只與兩個相加數(shù)有關(guān)，而與與兩個相加數(shù)有關(guān)，而與低位進位信號無關(guān)。低位進位信號無關(guān)。加法器加法器（7 7）iiiBAP由一位全加器的進位表達式：由一位全加器的進位表達式：1iii1iii1iii1iiiCBACBACBACBAiCii1iiiBA)CB(AiiiBAG 絕對進位絕對進位相對進位相對進位則：則：1- iiiiCPGC令令四位加法器各位的進位為：四位加法器各位的進位為：0G1000CPGC

52、0111CPGC1222CPGC012122GPPGPG0123123233GPPPGPPGPG011GPG 2333CPGC加法器加法器（8 8）例例1 1：設(shè)計一位全減器，并利用全加器實現(xiàn)。：設(shè)計一位全減器，并利用全加器實現(xiàn)。全減器0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10011111001000011iAiB1 - iCiDiC真值表真值表如下：如下：低位借位低位借位1 - iC借位借位iC被減數(shù)被減數(shù)iA減數(shù)減數(shù)iB差差iD解：解：邏輯式邏輯式為：為：1111iiiiCCCCiiiiiiiiiBABABABAD)BA()B(Aiiii11iiCC

53、1iCiiBA1iCiiBA1111iiiiiCCCCCiiiiiiiiBABABABA11iiCCiiiiABBA加法器加法器（9 9）1iCiiBA1iiiCBA1 - ii1 - iiiiCACBBA和和/ /差差進位進位/ /借位借位全加器全加器全減器全減器11iiCCiiiiABBA全加器與全減器的全加器與全減器的比較比較：iSFAiAiBiC1iC11iDiC由全加器實現(xiàn)由全加器實現(xiàn)的全減器電路的全減器電路加法器加法器（1010）4A3A2A1A4B3B2B1B4S3S2S1S4C0C“1”11111被減數(shù)被減數(shù)減數(shù)減數(shù)借位借位差差12341234NNNNAAAA1NNNNAAAA12341234例例2：利用四位全加器實現(xiàn)四位全減器。：利用四位全加器實現(xiàn)四位全減器。end數(shù)值比較器數(shù)值比