第4章 觸發(fā)器課件_第1頁
第4章 觸發(fā)器課件_第2頁
第4章 觸發(fā)器課件_第3頁
第4章 觸發(fā)器課件_第4頁
第4章 觸發(fā)器課件_第5頁
已閱讀5頁,還剩41頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、基本基本RSRS觸發(fā)器觸發(fā)器 4.1同步觸發(fā)器同步觸發(fā)器 4.2觸發(fā)器的功能分類及相互轉(zhuǎn)換觸發(fā)器的功能分類及相互轉(zhuǎn)換 4.3集成觸發(fā)器及其應(yīng)用集成觸發(fā)器及其應(yīng)用 4.4 圖圖4-1(a)所示為由兩個與非門交叉連接所示為由兩個與非門交叉連接組成的基本組成的基本RS觸發(fā)器。觸發(fā)器?;净綬S觸發(fā)器有兩個輸出端。在正常觸發(fā)器有兩個輸出端。在正常情況下,這兩個輸出端總是邏輯互補(bǔ)的,情況下,這兩個輸出端總是邏輯互補(bǔ)的,即一個為即一個為0狀態(tài)時,另一個為狀態(tài)時,另一個為1狀態(tài)。狀態(tài)?;净綬S觸發(fā)器有兩個輸入端。觸發(fā)器有兩個輸入端。圖圖4-1(b)所示是基本所示是基本RS觸發(fā)器的邏輯觸發(fā)器的邏輯符號。

2、符號。 用兩個或非門交叉耦合也可以構(gòu)成基用兩個或非門交叉耦合也可以構(gòu)成基本本RS觸發(fā)器。其邏輯電路和邏輯符號如圖觸發(fā)器。其邏輯電路和邏輯符號如圖4-2所示。所示。 基本基本RS觸發(fā)器具有復(fù)位觸發(fā)器具有復(fù)位(Q0)、置位、置位(Q1)、保持原狀態(tài)、保持原狀態(tài)3種功能,種功能,R為復(fù)位輸為復(fù)位輸入端,入端,S為置位輸入端,可以是低電平有效為置位輸入端,可以是低電平有效也可以是高電平有效,取決于觸發(fā)器的結(jié)也可以是高電平有效,取決于觸發(fā)器的結(jié)構(gòu)。構(gòu)。 CMOS主從主從D觸發(fā)器觸發(fā)器邊沿觸發(fā)器邊沿觸發(fā)器 同步同步RS觸發(fā)器是在基本觸發(fā)器是在基本RS觸發(fā)器的基觸發(fā)器的基礎(chǔ)上,增加用來引入礎(chǔ)上,增加用來引入

3、R、S及及CP信號的兩信號的兩個與非門而構(gòu)成,其電路如圖個與非門而構(gòu)成,其電路如圖4-3(a)所示。所示。圖圖4-3(b)所示是電路的邏輯符號。所示是電路的邏輯符號。 由圖由圖4-3(a)電路可知,在電路可知,在CP0期間,期間,因因G3、G4輸出端均為輸出端均為1,即,即RS1,則無則無論論R和和S為何種狀態(tài),基本為何種狀態(tài),基本RS觸發(fā)器狀態(tài)維觸發(fā)器狀態(tài)維持不變。持不變。在在CP1期間,期間,R和和S端信號經(jīng)因端信號經(jīng)因G3、G4倒相后被引導(dǎo)到基本倒相后被引導(dǎo)到基本RS觸發(fā)器的輸入端觸發(fā)器的輸入端,有以下四種情況:,有以下四種情況: (1)當(dāng)當(dāng)RS0時,觸發(fā)器保持原來狀時,觸發(fā)器保持原來狀

4、態(tài)不變。態(tài)不變。(2)當(dāng)當(dāng)R1、S0時,觸發(fā)器被置為時,觸發(fā)器被置為0狀態(tài)。狀態(tài)。(3)當(dāng)當(dāng)R0、S=1時,觸發(fā)器被置為時,觸發(fā)器被置為1狀狀態(tài)。態(tài)。 (4)當(dāng)當(dāng)RS1時,則觸發(fā)器的新狀態(tài)時,則觸發(fā)器的新狀態(tài)不能預(yù)先確定。不能預(yù)先確定。(1)特性方程特性方程觸發(fā)器次態(tài)與輸入狀態(tài)觸發(fā)器次態(tài)與輸入狀態(tài)R、S及現(xiàn)態(tài)之及現(xiàn)態(tài)之間邏輯關(guān)系的最簡邏輯表達(dá)式稱為觸發(fā)器間邏輯關(guān)系的最簡邏輯表達(dá)式稱為觸發(fā)器的特性方程。的特性方程。由卡諾圖化簡后可得同步由卡諾圖化簡后可得同步RS觸發(fā)器的觸發(fā)器的特性方程為特性方程為: (約束條件:約束條件:RS0)(2)驅(qū)動表驅(qū)動表驅(qū)動表是用表格的方式表示觸發(fā)器從驅(qū)動表是用表格的

5、方式表示觸發(fā)器從一個狀態(tài)變化到另一個狀態(tài)或保持原狀態(tài)一個狀態(tài)變化到另一個狀態(tài)或保持原狀態(tài)不變時,對輸入信號的要求。不變時,對輸入信號的要求。驅(qū)動表是功能表和特性方程的另一種驅(qū)動表是功能表和特性方程的另一種表現(xiàn)形式。表現(xiàn)形式。(3)狀態(tài)轉(zhuǎn)換圖)狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖是描述觸發(fā)器的狀態(tài)轉(zhuǎn)換狀態(tài)轉(zhuǎn)換圖是描述觸發(fā)器的狀態(tài)轉(zhuǎn)換關(guān)系及轉(zhuǎn)換條件的圖形,它表示出觸發(fā)器關(guān)系及轉(zhuǎn)換條件的圖形,它表示出觸發(fā)器從一個狀態(tài)變化到另一個狀態(tài)或保持原狀從一個狀態(tài)變化到另一個狀態(tài)或保持原狀態(tài)不變時,對輸入信號的要求。它形象地態(tài)不變時,對輸入信號的要求。它形象地表示了在表示了在CP控制下觸發(fā)器狀態(tài)轉(zhuǎn)換的規(guī)律控制下觸發(fā)器狀態(tài)轉(zhuǎn)換的

6、規(guī)律。 同步同步RS觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖4-4所示。所示。 (4)時序波形圖時序波形圖 觸發(fā)器的功能也可以用輸入、輸出波觸發(fā)器的功能也可以用輸入、輸出波形圖直觀地表現(xiàn)出來。反映時鐘脈沖形圖直觀地表現(xiàn)出來。反映時鐘脈沖CP、輸入信號輸入信號R、S及觸發(fā)器狀態(tài)及觸發(fā)器狀態(tài)Q對應(yīng)關(guān)系的對應(yīng)關(guān)系的工作波形圖叫時序圖。工作波形圖叫時序圖。同步同步RS觸發(fā)器的時序圖如圖觸發(fā)器的時序圖如圖4-5所示所示。 主從主從RS觸發(fā)器由兩級觸發(fā)器構(gòu)成,其觸發(fā)器由兩級觸發(fā)器構(gòu)成,其中一級觸發(fā)器接輸入信號,其狀態(tài)直接由中一級觸發(fā)器接輸入信號,其狀態(tài)直接由輸入信號決定,稱為主觸發(fā)展;另一級觸輸入信號

7、決定,稱為主觸發(fā)展;另一級觸發(fā)器的輸入與主觸發(fā)器的輸出連接,其狀發(fā)器的輸入與主觸發(fā)器的輸出連接,其狀態(tài)由主觸發(fā)器的狀態(tài)決定,稱為從觸發(fā)器態(tài)由主觸發(fā)器的狀態(tài)決定,稱為從觸發(fā)器,如圖,如圖4-6所示。所示。 (1)當(dāng)當(dāng)CP1時,由于時,由于G的反相,從觸的反相,從觸發(fā)器發(fā)器F1的輸出狀態(tài)保持不變,主觸發(fā)器的輸出狀態(tài)保持不變,主觸發(fā)器F2的輸出狀態(tài)由的輸出狀態(tài)由R和和S來決定。來決定。(2)當(dāng)當(dāng)CP由由1跳到跳到0時,主觸發(fā)器時,主觸發(fā)器F2的輸?shù)妮敵鰻顟B(tài)保持不變,從觸發(fā)器出狀態(tài)保持不變,從觸發(fā)器F1的輸出狀態(tài)的輸出狀態(tài)由由F2的狀態(tài)決定。此時,由于的狀態(tài)決定。此時,由于CP0,輸,輸入信號入信號R

8、和和S狀態(tài)的變化不會影響主從觸發(fā)狀態(tài)的變化不會影響主從觸發(fā)器的輸出狀態(tài)。器的輸出狀態(tài)。圖圖4-7(a)為為CMOS主從主從D觸發(fā)器的邏輯觸發(fā)器的邏輯電路,其邏輯符號如圖電路,其邏輯符號如圖4-7(b)所示。從圖中所示。從圖中可以看出,該種觸發(fā)器只有一個輸入端可以看出,該種觸發(fā)器只有一個輸入端D,它由兩部分組成虛線左邊為主觸發(fā)器,它由兩部分組成虛線左邊為主觸發(fā)器,虛線右邊為從觸發(fā)器。,虛線右邊為從觸發(fā)器。 CMOS主從主從D觸發(fā)器的工作過程如下。觸發(fā)器的工作過程如下。(1)當(dāng)當(dāng)CP1時,主觸發(fā)器的時,主觸發(fā)器的TG1導(dǎo)通、導(dǎo)通、TG2截止,輸入信號截止,輸入信號D送入主觸發(fā)器。送入主觸發(fā)器。(2

9、)當(dāng)當(dāng)CP由由l跳到跳到0時,時,TGl截止、截止、TG2導(dǎo)導(dǎo)通,輸入信號通道被封鎖,同時,通,輸入信號通道被封鎖,同時,TG2將將G1的輸入端和的輸入端和G2的輸出端連通,使主觸發(fā)的輸出端連通,使主觸發(fā)器的狀態(tài)維持不變。器的狀態(tài)維持不變。圖圖4-8(a)為靠為靠CP脈沖上升沿觸發(fā)的脈沖上升沿觸發(fā)的D觸觸發(fā)器電路。其中,發(fā)器電路。其中,Gl和和G2組成基本組成基本RS觸觸發(fā)器,發(fā)器,G1G6組成脈沖控制引導(dǎo)電路,組成脈沖控制引導(dǎo)電路,D為信號輸入端。為信號輸入端。圖圖4-8(b)為其邏輯符號。為其邏輯符號。 圖圖4-8(a)電路的工作原理為:電路的工作原理為:(1)當(dāng)當(dāng)CP0時,由于時,由于G

10、3、G4被封鎖,被封鎖,基本基本RS觸發(fā)器的輸入端均為觸發(fā)器的輸入端均為1,使得觸發(fā),使得觸發(fā)器的輸出狀態(tài)保持不變。器的輸出狀態(tài)保持不變。(2)當(dāng)當(dāng)CP從從0變?yōu)樽優(yōu)?時,時,G3、G4打開,打開,它們的輸出由它們的輸出由G5、G6決定。決定。 按照邏輯功能的不同特點(diǎn),通常將時按照邏輯功能的不同特點(diǎn),通常將時鐘控制的觸發(fā)器分為鐘控制的觸發(fā)器分為RS、JK、D、T4種類種類型。型。如果將如果將JK觸發(fā)器的觸發(fā)器的J和和K相連作為相連作為T輸輸入端就構(gòu)成了入端就構(gòu)成了T觸發(fā)器,如圖觸發(fā)器,如圖4-9所示。所示。 觸發(fā)器按照電路結(jié)構(gòu)不同,可以分為觸發(fā)器按照電路結(jié)構(gòu)不同,可以分為基本基本RS觸發(fā)器、同

11、步觸發(fā)器、主從型觸發(fā)觸發(fā)器、同步觸發(fā)器、主從型觸發(fā)器、邊沿觸發(fā)器等幾種類型。器、邊沿觸發(fā)器等幾種類型。觸發(fā)器的電路結(jié)構(gòu)不同,其觸發(fā)翻轉(zhuǎn)觸發(fā)器的電路結(jié)構(gòu)不同,其觸發(fā)翻轉(zhuǎn)方式和工作特點(diǎn)也不相同。方式和工作特點(diǎn)也不相同。具有某種邏輯功能的觸發(fā)器可以用不具有某種邏輯功能的觸發(fā)器可以用不同的電路結(jié)構(gòu)實(shí)現(xiàn)。同的電路結(jié)構(gòu)實(shí)現(xiàn)。 所謂邏輯功能的轉(zhuǎn)換,就是將一種類所謂邏輯功能的轉(zhuǎn)換,就是將一種類型的觸發(fā)器,通過外接一定的邏輯電路后型的觸發(fā)器,通過外接一定的邏輯電路后轉(zhuǎn)換成另轉(zhuǎn)換成另類型的觸發(fā)器。觸發(fā)器類型轉(zhuǎn)類型的觸發(fā)器。觸發(fā)器類型轉(zhuǎn)換的示意圖如圖換的示意圖如圖4-10所示。所示。轉(zhuǎn)換的方法是,令已有觸發(fā)器和待求

12、轉(zhuǎn)換的方法是,令已有觸發(fā)器和待求觸發(fā)器的特性方程相等,求出轉(zhuǎn)換邏輯。觸發(fā)器的特性方程相等,求出轉(zhuǎn)換邏輯。 (1)從從JK型到型到D型的轉(zhuǎn)換型的轉(zhuǎn)換用用JK觸發(fā)器轉(zhuǎn)換成觸發(fā)器轉(zhuǎn)換成D觸發(fā)器的邏輯圖觸發(fā)器的邏輯圖如圖如圖4-11(a)所示。所示。(2)從從JK型到型到T(T)型的轉(zhuǎn)換型的轉(zhuǎn)換用用JK觸發(fā)器轉(zhuǎn)換成觸發(fā)器轉(zhuǎn)換成T觸發(fā)器的邏輯圖觸發(fā)器的邏輯圖,如圖,如圖4-11(b)所示。所示。 令令T1,即可得,即可得T觸發(fā)器,如圖觸發(fā)器,如圖4-11(c)所示。所示。 (1)(1)從從D D型到型到JKJK型的轉(zhuǎn)換:邏輯圖如圖型的轉(zhuǎn)換:邏輯圖如圖4-12(a)4-12(a)。(2)(2)從從D D型

13、到型到T T型的轉(zhuǎn)換:邏輯圖如圖型的轉(zhuǎn)換:邏輯圖如圖4-4-12(b)12(b)(3)(3)從從D D型到型到TT型的轉(zhuǎn)換:邏輯圖如圖型的轉(zhuǎn)換:邏輯圖如圖4-124-12(c c)。)。 目前,市場上出現(xiàn)的集成觸發(fā)器按工目前,市場上出現(xiàn)的集成觸發(fā)器按工藝分有藝分有TTL、CMOS4000系列和高速系列和高速CMOS系列等,其中系列等,其中TTL集成電路的集成電路的LS系系列市場占有率最高。列市場占有率最高。(1)TTL主從主從JK觸發(fā)器觸發(fā)器74LS72邏輯符號和引腳排列圖如圖邏輯符號和引腳排列圖如圖4-13所示所示。 (2)集成邊沿集成邊沿JK觸發(fā)器觸發(fā)器74LS112為為CP下降沿觸發(fā)。圖

14、中英文下降沿觸發(fā)。圖中英文字母前的相同數(shù)字表示是一組邏輯。如字母前的相同數(shù)字表示是一組邏輯。如1J、lK、lQ表示一個觸發(fā)器。表示一個觸發(fā)器。74LS112的引腳排列圖如圖的引腳排列圖如圖4-14所示。所示。 (3)高速高速CMOS邊沿邊沿D觸發(fā)器觸發(fā)器74HC7474HC74為單輸入端的雙為單輸入端的雙D觸發(fā)器,即觸發(fā)器,即一個芯片里封裝有兩個相同的一個芯片里封裝有兩個相同的D觸發(fā)器,觸發(fā)器,每個觸發(fā)器只有一個每個觸發(fā)器只有一個D端,它們都帶有直端,它們都帶有直接置接置0端端RD和直接置和直接置1端端SD,低電平有效,低電平有效。CP上升沿觸發(fā)。上升沿觸發(fā)。74HC74的引腳排列圖如圖的引腳排列

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論