組成原理課程6

1、1第六章第六章 總線系統(tǒng)總線系統(tǒng)返回26.1 總線的概念和結(jié)構(gòu)形態(tài)6.2 總線接口6.3 總線的仲裁6.4總線的定時(shí)和數(shù)據(jù)傳送模式6.5 HOST總線和PCI總線6.6 InfiniBand標(biāo)準(zhǔn)36.1總線的概念和結(jié)構(gòu)形態(tài)總線的概念和結(jié)構(gòu)形態(tài)6.1.1總線的基本概念6.1.2總線的連接方式6.1.3總線的內(nèi)部結(jié)構(gòu)6.1.4總線結(jié)構(gòu)實(shí)例46.1.16.1.1總線的基本概念總線的基本概念l數(shù)字計(jì)算機(jī)是由若干系統(tǒng)功能部件構(gòu)成的，這些系統(tǒng)功能部件在一起工作才能形成一個(gè)完整的計(jì)算機(jī)系統(tǒng)。l總線定義：計(jì)算機(jī)的若干功能部件之間不可能采用全互聯(lián)形式，因此就需要有公共的信息通道，即總線。 l總線是構(gòu)成計(jì)算機(jī)系統(tǒng)

2、的互聯(lián)機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路。借助于總線連接，計(jì)算機(jī)在各系統(tǒng)功能部件之間實(shí)現(xiàn)地址、數(shù)據(jù)和控制信息的交換，并在爭(zhēng)用資源的基礎(chǔ)上進(jìn)行工作。 56.1.16.1.1總線的基本概念總線的基本概念l總線可分為以下幾類(lèi)： l內(nèi)部總線：CPU內(nèi)部連接各寄存器及運(yùn)算器部件之間的總線。 l系統(tǒng)總線：外部總線。CPU和計(jì)算機(jī)系統(tǒng)中其他高速功能部件相互連接的總線。 lI/O總線：中低速I(mǎi)/O設(shè)備相互連接的總線。 66.1.16.1.1總線的基本概念總線的基本概念1、總線的特性l總線的特性可分為：物理特性、功能特性、電氣特性、時(shí)間特性。l物理特性：總線的物理連接方式（根數(shù)、插頭、插座形狀，

3、引腳排列方式）l功能特性：每根線的功能l電氣特性：每根線上信號(hào)的傳遞方向及有效電平范圍。l時(shí)間特性：規(guī)定了每根總線在什么時(shí)間有效。7【例1】（1）某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，總線帶寬是多少?（2）如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為66MHz，總線帶寬是多少?解：（1）設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得Dr=D/T=D（1/T）=Df=4B33106/s=132MB/s（2）64位=8BDr=Df=8B66106/s=528MB/s

4、6.1.1 總線的基本概念總線的基本概念86.1.2總線的連接方式 l適配器（接口）：實(shí)現(xiàn)高速CPU與低速外設(shè)之間工作速度上的匹配和同步，并完成計(jì)算機(jī)和外設(shè)之間的所有數(shù)據(jù)傳送和控制。 l單機(jī)系統(tǒng)中總線結(jié)構(gòu)的兩種基本類(lèi)型： l單總線：使用一條單一的系統(tǒng)總線來(lái)連接CPU、內(nèi)存和I/O設(shè)備。 CAI96.1.2總線的連接方式l單總線結(jié)構(gòu)特點(diǎn)： 在單總線結(jié)構(gòu)中，要求連接到總線上的邏輯部件必須高速運(yùn)行，以便在某些設(shè)備需要使用總線時(shí)，能迅速獲得總線控制權(quán)；而當(dāng)不再使用總線時(shí)，能迅速放棄總線控制權(quán)。否則，由于一條總線由多種功能部件共用，可能導(dǎo)致很大的時(shí)間延遲。106.1.2總線的連接方式l多總線：在CPU、

5、主存、I/O之間互聯(lián)采用多條總線。如圖所示。116.1.2總線的連接方式l高速的CPU總線：CPU和cache之間采用l系統(tǒng)總線：主存連在其上。l高速總線上可以連接高速LAN（100Mb/s局域網(wǎng)）、視頻接口、圖形接口、SCSI接口（支持本地磁盤(pán)驅(qū)動(dòng)器和其他外設(shè)）、Firewire接口（支持大容量I/O設(shè)備）。高速總線通過(guò)擴(kuò)充總線接口與擴(kuò)充總線相連，擴(kuò)充總線上可以連接串行方式工作的I/O設(shè)備。l通過(guò)橋CPU總線、系統(tǒng)總線和高速總線彼此相連。橋?qū)嵸|(zhì)上是一種具有緩沖、轉(zhuǎn)換、控制功能的邏輯電路。l多總線結(jié)構(gòu)體現(xiàn)了高速、中速、低速設(shè)備連接到不同的總線上同時(shí)進(jìn)行工作，以提高總線的效率和吞吐量，而且處理器

6、結(jié)構(gòu)的變化不影響高速總線。126.1.3總線的內(nèi)部結(jié)構(gòu)l早期總線的內(nèi)部結(jié)構(gòu)如圖所示，它實(shí)際上是處理器芯片引腳的延伸，是處理器與I/O設(shè)備適配器的通道。這種簡(jiǎn)單的總線一般也由50100條線組成，這些線按其功能可分為三類(lèi)：地址線、數(shù)據(jù)線和控制線。CAI136.1.3總線的內(nèi)部結(jié)構(gòu)早期總線結(jié)構(gòu)的不足之處在于：lCPU是總線上惟一的主控者。即使后來(lái)增加了具有簡(jiǎn)單仲裁邏輯的DMA控制器以支持DMA傳送，但仍不能滿(mǎn)足多CPU環(huán)境的要求。l總線信號(hào)是CPU引腳信號(hào)的延伸，故總線結(jié)構(gòu)緊密與CPU相關(guān)，通用性較差。146.1.4總線的內(nèi)部結(jié)構(gòu)l當(dāng)代流行的總線內(nèi)部結(jié)構(gòu)CAI156.1.4總線的內(nèi)部結(jié)構(gòu)l由地址線、

7、數(shù)據(jù)線、控制線組成。其結(jié)構(gòu)與簡(jiǎn)單總線相似，但一般是32條地址線，32或64條數(shù)據(jù)線。為了減少布線，64位數(shù)據(jù)的低32位數(shù)據(jù)線常常和地址線采用多路復(fù)用方式。l仲裁總線：包括總線請(qǐng)求線和總線授權(quán)線。l中斷和同步總線：用于處理帶優(yōu)先級(jí)的中斷操作，包括中斷請(qǐng)求線和中斷認(rèn)可線。l公用線：包括時(shí)鐘信號(hào)線、電源線、地線、系統(tǒng)復(fù)位線以及加電或斷電的時(shí)序信號(hào)線等。166.1.5總線結(jié)構(gòu)實(shí)例l大多數(shù)計(jì)算機(jī)采用了分層次的多總線結(jié)構(gòu)。l右圖它是一個(gè)三層次的多總線結(jié)構(gòu)即有CPU總線、PCI總線和ISA總線。CAI176.2 總線接口總線接口6.2.1 信息傳送方式6.2.2 總線接口的基本概念186.2.1 信息傳送方

8、式信息傳送方式l計(jì)算機(jī)系統(tǒng)中，傳輸信息基本有三種方式：l串行傳送l并行傳送l分時(shí)傳送l出于速度和效率上的考慮，系統(tǒng)總線上傳送的信息必須采用并行傳送方式。分時(shí)傳送即總線的分時(shí)復(fù)用。 196.2.1 信息傳送方式信息傳送方式l串行傳送l使用一條傳輸線，采用脈沖傳送。l主要優(yōu)點(diǎn)是只需要一條傳輸線，這一點(diǎn)對(duì)長(zhǎng)距離傳輸顯得特別重要，不管傳送的數(shù)據(jù)量有多少，只需要一條傳輸線，成本比較低廉。l缺點(diǎn)就是速度慢。l并行傳送 l每一數(shù)據(jù)位需要一條傳輸線，一般采用電位傳送。 l分時(shí)傳送 l總線復(fù)用或是共享總線的部件分時(shí)使用總線206.2.2 總線接口的基本概念總線接口的基本概念l接口是CPU和主存、外設(shè)之間通過(guò)總線

9、進(jìn)行連接的邏輯部件。21【例例2】利用串行方式傳送字符（如圖），每利用串行方式傳送字符（如圖），每秒鐘傳送的比特（秒鐘傳送的比特（bit）位數(shù)常稱(chēng)為波特率。）位數(shù)常稱(chēng)為波特率。假設(shè)數(shù)據(jù)傳送速率是假設(shè)數(shù)據(jù)傳送速率是120個(gè)字符個(gè)字符/秒，每一個(gè)秒，每一個(gè)字符格式規(guī)定包含字符格式規(guī)定包含10個(gè)比特位（起始位、停個(gè)比特位（起始位、停止位、止位、8個(gè)數(shù)據(jù)位），問(wèn)傳送的波特率是多少個(gè)數(shù)據(jù)位），問(wèn)傳送的波特率是多少?每個(gè)比特位占用的時(shí)間是多少每個(gè)比特位占用的時(shí)間是多少?解：波特率為：10位120/秒=1200波特每個(gè)比特位占用的時(shí)間Td是波特率的倒數(shù)：Td=1/1200=0.83310-3s=0.833m

10、s226.3 總線的仲裁總線的仲裁6.3.1 集中式仲裁6.3.2 分布式仲裁236.3 總線的仲裁總線的仲裁l連接到總線上的功能模塊有主動(dòng)和被動(dòng)兩種形態(tài)，其中主方可以啟動(dòng)一個(gè)總線周期，而從方只能響應(yīng)主方請(qǐng)求。每次總線操作，只能有一個(gè)主方，但是可以有多個(gè)從方。 l為了解決多個(gè)功能模塊爭(zhēng)用總線的問(wèn)題，必須設(shè)置總線仲裁部件。 l總線占用期：主方持續(xù)控制總線的時(shí)間。 l按照總線仲裁電路的位置不同，仲裁方式分為集中式和分布式兩種。246.3.1 集中式仲裁集中式仲裁l集中式仲裁有三種：鏈?zhǔn)讲樵?xún)方式：離中央仲裁器最近的設(shè)備具有最高優(yōu)先權(quán)，離總線控制器越遠(yuǎn)，優(yōu)先權(quán)越低。優(yōu)點(diǎn)：只用很少幾根線就能按一定優(yōu)先次

11、序?qū)崿F(xiàn)總線控制，并且這種鏈?zhǔn)浇Y(jié)構(gòu)很容易擴(kuò)充設(shè)備。缺點(diǎn)：是對(duì)詢(xún)問(wèn)鏈的電路故障很敏感，優(yōu)先級(jí)固定。256.3.1 集中式仲裁集中式仲裁l計(jì)數(shù)器定時(shí)查詢(xún)方式：總線上的任一設(shè)備要求使用總線時(shí)，通過(guò)BR線發(fā)出總線請(qǐng)求。中央仲裁器接到請(qǐng)求信號(hào)以后，在BS線為“0”的情況下讓計(jì)數(shù)器開(kāi)始計(jì)數(shù)，計(jì)數(shù)值通過(guò)一組地址線發(fā)向各設(shè)備。每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請(qǐng)求總線的設(shè)備地址相一致時(shí)，該設(shè)備 置“1”BS線，獲得了總線使用權(quán)，此時(shí)中止計(jì)數(shù)查詢(xún)。 每次計(jì)數(shù)可以從“0”開(kāi)始，也可以從中止點(diǎn)開(kāi)發(fā)始。如果從“0”開(kāi)始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵?xún)法相同，優(yōu)先級(jí)的順序是固定的。如果從中止點(diǎn)開(kāi)始，則

12、每個(gè)設(shè)備使用總線的優(yōu)級(jí)相等。l計(jì)數(shù)器的初值也可用程序來(lái)設(shè)置，這可以方便地改變優(yōu)先次序，但這種靈活性是以增加線數(shù)為代價(jià)的?？煞奖愕母淖儍?yōu)先級(jí)。 266.3.1 集中式仲裁集中式仲裁l在獨(dú)立請(qǐng)求方式中，每一個(gè)共享總線的設(shè)備均有一對(duì)總線請(qǐng)求線BRi和總線授權(quán)線BGi。當(dāng)設(shè)備要求使用總線時(shí)，便發(fā)出該設(shè)備的請(qǐng)求信號(hào)?？偩€仲裁器中有一個(gè)排隊(duì)電路，它根據(jù)一定的優(yōu)先次序決定首先響應(yīng)哪個(gè)設(shè)備的請(qǐng)求，給設(shè)備以授權(quán)信號(hào)BGi。獨(dú)立請(qǐng)求方式的優(yōu)點(diǎn)是響應(yīng)時(shí)間快，即確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少，用不著一個(gè)設(shè)備接一個(gè)設(shè)備地查詢(xún)。其次，對(duì)優(yōu)先次序的控制相當(dāng)靈活。它可以預(yù)先固定，例如BR0優(yōu)先級(jí)最高，BR1次之BRn最低；

13、也可以通過(guò)程序來(lái)改變優(yōu)先次序；還可以用屏蔽（禁止）某個(gè)請(qǐng)求的辦法，不響應(yīng)來(lái)自無(wú)效設(shè)備的請(qǐng)求。因此當(dāng)代總線標(biāo)準(zhǔn)普遍采用獨(dú)立請(qǐng)求方式。276.3.1 集中式仲裁集中式仲裁w獨(dú)立請(qǐng)求方式：優(yōu)點(diǎn)是響應(yīng)時(shí)間快，即確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少。對(duì)優(yōu)先次序的控制也是相當(dāng)靈活的。 286.3.1 集中式仲裁集中式仲裁CAI296.3.2 分布式仲裁分布式仲裁l分布式仲裁：不需要中央仲裁器，而是多個(gè)仲裁器競(jìng)爭(zhēng)使用總線。當(dāng)它們有總線請(qǐng)求時(shí)，把它們唯一的仲裁號(hào)發(fā)送到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)。最后，獲勝者的仲

14、裁號(hào)保留在仲裁總線上。顯然，分布式仲裁是以?xún)?yōu)先級(jí)仲裁策略為基礎(chǔ)。306.4總線的定時(shí)和數(shù)據(jù)傳送模式總線的定時(shí)和數(shù)據(jù)傳送模式6.4.1 總線的定時(shí)6.4.2 總線數(shù)據(jù)傳輸模式316.4.1 總線的定時(shí)總線的定時(shí)l總線的信息傳送過(guò)程：請(qǐng)求總線、總線仲裁、尋址、信息傳送、狀態(tài)返回。 l定時(shí)：事件出現(xiàn)在總線上的時(shí)序關(guān)系。 l同步定時(shí)：l異步定時(shí)：326.4.1 總線的定時(shí)總線的定時(shí)1、同步定時(shí)CAI336.4.2 總線的定時(shí)總線的定時(shí)2、異步定時(shí)CAI346.5 HOST總線和總線和PCI總線總線6.5.1 多總線結(jié)構(gòu)6.5.2 PCI總線信號(hào)6.5.3 總線周期類(lèi)型6.5.4 總線周期操作6.5.5

15、 總線仲裁356.5.1 多總線結(jié)構(gòu)多總線結(jié)構(gòu)l如圖，典型的多總線結(jié)構(gòu)框圖。實(shí)際上，這也是高檔PC機(jī)和服務(wù)器的主板總線框圖。CAI366.5.1 多總線結(jié)構(gòu)多總線結(jié)構(gòu)lHOST總線：該總線有CPU總線、系統(tǒng)總線、主存總線、前端總線等多種名稱(chēng)，各自反映了總線功能的一個(gè)方面。這里稱(chēng)“宿主”總線，也許更全面，因?yàn)镠OST總線不僅連接主存，還可以連接多個(gè)CPU。lHOST總線：連接“北橋”芯片與CPU之間的信息通路，它是一個(gè)64位數(shù)據(jù)線和32位地址線的同步總線。32位的地址線可支持處理器4GB的存儲(chǔ)尋址空間?？偩€上還接有L2級(jí)cache，主存與cache控制器芯片。后者用來(lái)管理CPU對(duì)主存和cache

16、的存取操作。CPU擁有HOST總線的控制權(quán)，但在必要情況下可放棄總線控制權(quán)。376.5.1 多總線結(jié)構(gòu)多總線結(jié)構(gòu)lPCI總線：連接各種高速的PCI設(shè)備。PCI是一個(gè)與處理器無(wú)關(guān)的高速外圍總線，又是至關(guān)重要的層間總線。它采用同步時(shí)序協(xié)議和集中式仲裁策略，并具有自動(dòng)配置能力。PCI設(shè)備可以是主設(shè)備，也可以是從設(shè)備，或兼而有之。在PCI設(shè)備中不存在DMA（直接存儲(chǔ)器傳送）的概念，這是因?yàn)镻CI總線支持無(wú)限的猝發(fā)式傳送。這樣，傳統(tǒng)總線上用DMA方式工作的設(shè)備移植到PCI總線上時(shí)，采用主設(shè)備工作方式即可。系統(tǒng)中允許有多條PCI總線，它們可以使用HOST橋與HOST總線相連，也可使用PCI/PCI橋與已和

17、HOST總線相連的PCI總線相連，從而得以擴(kuò)充PCI總線負(fù)載能力。lLAGACY總線：可以是ISA，EISA，MCA等這類(lèi)性能較低的傳統(tǒng)總線，以便充分利用市場(chǎng)上豐富的適配器卡，支持中、低速I(mǎi)/O設(shè)備。386.5.1 多總線結(jié)構(gòu)多總線結(jié)構(gòu)l在PCI總線體系結(jié)構(gòu)中有三種橋。其中HOST橋又是PCI總線控制器，含有中央仲裁器。橋起著重要的作用，它連接兩條總線，使彼此間相互通信。橋又是一個(gè)總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表。l橋本身的結(jié)構(gòu)可以十分簡(jiǎn)單，如只有信號(hào)緩沖能力和信號(hào)電平轉(zhuǎn)換邏輯，也可以相當(dāng)復(fù)雜，如有規(guī)程轉(zhuǎn)

18、換、數(shù)據(jù)快存、裝拆數(shù)據(jù)等。396.5.2 PCI總線信號(hào)總線信號(hào)lPCI總線的基本傳輸機(jī)制是猝發(fā)式傳送，利用橋可以實(shí)現(xiàn)總線間的猝發(fā)式傳送。寫(xiě)操作時(shí)，橋把上層總線的寫(xiě)周期先緩存起來(lái)，以后的時(shí)間再在下層總線上生成寫(xiě)周期，即延遲寫(xiě)。讀操作時(shí)，橋可早于上層總線，直接在下層總線上進(jìn)行預(yù)讀。無(wú)論延遲寫(xiě)和預(yù)讀，橋的作用可使所有的存取都按CPU的需要出現(xiàn)在總線上。40本本 章章 小小 結(jié)結(jié)l總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通道，并在爭(zhēng)用資源的基礎(chǔ)上進(jìn)行工作。l總線有物理特性、功能特性、電氣特性、機(jī)械特性，因此必須標(biāo)準(zhǔn)化。l微型計(jì)算機(jī)系統(tǒng)的標(biāo)準(zhǔn)總線從ISA總線（16位，帶寬8MB/s）發(fā)展到EISA總線（32位，帶寬33.3MB/s）和VESA總線（32位，帶寬132MB/s），又進(jìn)一步發(fā)展到PCI總線（64位，帶寬264MB/s）。l衡量總線性能的重要指標(biāo)是總線帶寬，它定義為總線本身所能達(dá)到的最高傳輸速率。返回41本本 章章 小小 結(jié)結(jié)l當(dāng)代流行的標(biāo)準(zhǔn)總線追求與結(jié)構(gòu)、CPU、技術(shù)無(wú)關(guān)的開(kāi)發(fā)標(biāo)準(zhǔn)。其總線內(nèi)部結(jié)構(gòu)包含：數(shù)據(jù)傳送總線（由地址線、數(shù)據(jù)線、控制線組成）；仲裁總線；中斷和同步總線；公用線（電源、地線、時(shí)鐘、