第3章常用組合邏輯電路及MSI組合電路模塊的應(yīng)用-2

1、第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用第第3章章 常用組合邏輯電路及常用組合邏輯電路及MSI組合組合電路模塊的應(yīng)用電路模塊的應(yīng)用3.1 編碼器和譯碼器編碼器和譯碼器 3.2 加法器和比較器加法器和比較器 3.3 數(shù)據(jù)選擇器和數(shù)據(jù)分配器數(shù)據(jù)選擇器和數(shù)據(jù)分配器 第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用3.2 加法器和比較器加法器和比較器 3.2.1 加法器 實(shí)現(xiàn)兩個(gè)二進(jìn)制數(shù)相加功能的電路稱為加法器。加法器有一位加法器和多位加法器之分。 1.一位加法器 實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加的

2、電路稱為一位加法器。一位加法器又分為半加器和全加器。 1) 半加器 只考慮本位兩個(gè)一位二進(jìn)制數(shù)A和B相加,而不考慮低位進(jìn)位的加法,稱為半加，實(shí)現(xiàn)半加功能的電路稱為半加器。第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用 半加器的真值表如表310所示。表中的A和B分別表示兩個(gè)相加的一位二進(jìn)制數(shù),S是本位和,Cout是本位向高位的進(jìn)位。 由真值表可以直接寫出如下函數(shù)表達(dá)式: outS=AB+AB=ABC=AB半加器的邏輯符號(hào)和邏輯圖如圖319所示。 第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)

3、用圖319 半加器的邏輯符號(hào)和邏輯圖 (a)邏輯符號(hào);(b)邏輯圖 1&SCoutAB(b)(a)SCoutABCO 表310 半加器的真值表 第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用 2) 全加器 將本位兩個(gè)一位二進(jìn)制數(shù)和來(lái)自低位的進(jìn)位相加,叫做全加,具有全加功能的電路稱為全加器。 全加器的真值表如表311所示。表中的A和B分別表示兩個(gè)相加的一位二進(jìn)制數(shù),Cin是來(lái)自低一位向本位的進(jìn)位;S是本位和;Cout是本位向高一位的進(jìn)位。圖320為S和Cout的卡諾圖。第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組

4、合電路模塊的應(yīng)用組合電路模塊的應(yīng)用 圖3-20 S和Cout的卡諾圖 (a)S的卡諾圖；(b)Cout的卡諾圖 1111(a)0100011110ABCin1111(b)0100011110ABCin第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用表311 全加器的真值表第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用由卡諾圖可以寫出如下函數(shù)表達(dá)式:ininininoutininin S=C AB+C AB+C AB+C AB C=AB+C A+C B=AB+(A+B)C全加器的邏輯圖和邏輯

5、符號(hào)如圖321所示。第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用圖321 全加器的邏輯圖和邏輯符號(hào) (a)邏輯圖;(b)邏輯符號(hào)SCoutABCOCICin(b) & & & & & & & &S &Cout1Cin1B1A(a)第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用 2.多位加法器 實(shí)現(xiàn)兩個(gè)多位二進(jìn)制數(shù)相加的電路稱為多位加法器。根據(jù)電路結(jié)構(gòu)的不同,常見(jiàn)的多位加法器分為串行進(jìn)位加法器和超前進(jìn)位加法器。 1)

6、 串行進(jìn)位加法器（行波進(jìn)位加法器） n位串行進(jìn)位加法器由n個(gè)一位加法器串聯(lián)構(gòu)成,圖322所示是一個(gè)四位串行進(jìn)位加法器。在串行進(jìn)位加法器中,采用串行運(yùn)算方式,由低位至高位,每一位的相加都必須等待下一位的進(jìn)位。這種電路結(jié)構(gòu)簡(jiǎn)單,但運(yùn)算速度慢:一個(gè)n位串行進(jìn)位加法器至少需要經(jīng)過(guò)n個(gè)全加器的傳輸延遲時(shí)間才能得到可靠的運(yùn)算結(jié)果。第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用圖322 四位串行進(jìn)位加法器CICOC3S3A3B3CICOC2S2A2B2CICOC1S1A1B1CICOC0S0A0B0第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MS

7、IMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用 2)超前進(jìn)位加法器 為了提高運(yùn)算速度,將各進(jìn)位提前并同時(shí)送到各個(gè)全加器的進(jìn)位輸入端,這種加法器稱為超前進(jìn)位加法器。其特點(diǎn)是運(yùn)算速度快,但電路結(jié)構(gòu)較復(fù)雜。 兩個(gè)n位二進(jìn)制數(shù)An-1An-2AiA1A0和Bn-1 Bn-2BiB1B0進(jìn)行相加的算式如下:n 1n 2i10n 1n 2i10n 1n 2i10n 1n 2i10CCCCCAAAAABBBBBSSSSS第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用 利用半加器和全加器的結(jié)果,可以寫出各進(jìn)位的邏輯表達(dá)式如下: C0=A0B0 Ci=AiBi

8、+(Ai+Bi)Ci-1,i0 令Gi=AiBi,Pi=Ai+Bi,利用遞歸關(guān)系可以得到: Ci=Gi+PiCi-1=Gi+Pi（Gi-1+Pi-1Ci-2） =Gi+PiGi-1+PiPi-1Ci-2 =Gi+PiGi-1+PiPi-1Gi-2+PiPi-1P2G1+PiPi-1P2P1C0第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用 超前進(jìn)位加法器就是利用上面表達(dá)式同時(shí)計(jì)算出各位的進(jìn)位,并同時(shí)加到各個(gè)全加器的進(jìn)位輸入端,從而大大提高加法器的運(yùn)算速度。圖323是一個(gè)四位超前進(jìn)位加法器的結(jié)構(gòu)圖。CICOC3S3A3B3CICOS2A2B2

9、CICOS1A1B1CICOS0A0B0超前進(jìn)位電 路圖323 四位超前進(jìn)位加法器的結(jié)構(gòu)圖第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用 3.MSI74283加法器及應(yīng)用 MSI74283是四位二進(jìn)制超前進(jìn)位加法器,其引腳圖和邏輯符號(hào)如圖324所示。 將74283進(jìn)行簡(jiǎn)單級(jí)聯(lián),可以構(gòu)造出多位加法器,圖325所示為用兩個(gè)74283構(gòu)造的一個(gè)八位二進(jìn)制加法器。 加法器的邏輯功能是實(shí)現(xiàn)兩個(gè)數(shù)相加,根據(jù)這一特點(diǎn),在某些情況下利用加法器可以使電路實(shí)現(xiàn)更加簡(jiǎn)單。第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模

10、塊的應(yīng)用圖324 74283加法器的引腳圖和邏輯符號(hào) (a)引腳圖;(b)邏輯符號(hào)VCCGND12345678161514131211109(a)S1A0A1A3B1S0B0C0C4S3B3A2S2B20A0A1(b)A2A3B0B1B2B3C03P03QCICOC403S0S1S2S3第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用圖325 用兩個(gè)74283構(gòu)造一個(gè)八位二進(jìn)制加法器74283A3A2A1A0B3B2B1B0C4C0S3S2S1S0S3S2S1S0A3A2A1A0B3B2B1B074283A3A2A1A0B3B2B1B0C4C

11、0S3S2S1S0S7S6S5S4A7A6A5A4B7B6B5B4C8第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用 【例3.2】 將8421BCD碼轉(zhuǎn)換為余3碼。 解: 8421BCD碼和余3碼的對(duì)應(yīng)關(guān)系如表312所示。從表中可以看出,將四位的8421BCD碼加上0011就是對(duì)應(yīng)的余3碼。因此,使用MSI74283加法器可以很方便地將8421BCD碼轉(zhuǎn)換為余3碼,如圖326所示。 第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用 表312 8421BCD碼和余3碼對(duì)照表第第3 3章章 常

12、用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用圖326 用74283加法器將8421BCD碼轉(zhuǎn)換為余3碼 74283A3A2A1A0B3B2B1B0C4C0X3X2X1X001(8421BCD碼 )S3S2S1S0Y3Y2Y1Y0(余 3碼 )第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用 3.2.2 比較器 用來(lái)比較兩個(gè)二進(jìn)制數(shù)大小的邏輯電路,稱為比較器。 1.一位比較器 一位比較器用來(lái)比較兩個(gè)一位二進(jìn)制數(shù)Ai和Bi的大小。比較結(jié)果有三種:AiBi、Ai=Bi、AiB3,則AB;若A3B3,則Ab、a=b、ab、a=b、ab級(jí)聯(lián)輸入端必須分別接0、1、0。圖330所示是用兩片7485構(gòu)成八位比較器的連接圖。第第3 3章章 常用組合邏輯電路及常用組合