微機(jī)原理及接口技術(shù) 第二版 第九章

1、圖9.1 Intel 8253的內(nèi)部結(jié)構(gòu)數(shù)據(jù)總線緩沖器讀/寫邏輯控制字寄存器計(jì)數(shù)器0計(jì)數(shù)器1計(jì)數(shù)器2RDWRCSA0A1CLK0GATE0OUT0CLK1GATE1OUT1CLK2GATE2OUT2D7 D0圖9.2 Intel 8253的外部引腳圖D7D6D5D4D3D2D1D0CLK0OUT0GATE0GNDOTU1GATE1CLK1GATE2CLK2A0A1OTU2WRRDCSVCC8253PIT242322212019181716151413123456789101112圖圖9.3 8253的控制字的控制字圖圖9.4 方式方式0-計(jì)數(shù)達(dá)到終值時(shí)中斷計(jì)數(shù)達(dá)到終值時(shí)中斷WRCLKGATEO

2、UTCW10 H N443210圖圖9.5 方式方式0計(jì)數(shù)過程中改變計(jì)數(shù)初值計(jì)數(shù)過程中改變計(jì)數(shù)初值GATEWRCLKOUTCW10 HN3N23 21 21 0圖圖9.6 方式方式1硬件觸發(fā)的單脈沖形成硬件觸發(fā)的單脈沖形成CW12 HN33WRCLKGATEOUT2 1 03 2圖圖9.7 方式方式2分頻脈沖形成分頻脈沖形成3 2 1 3 2 1 3CLKGATEOUT圖圖9.8 方式方式3方波信號(hào)形成方波信號(hào)形成 WRCLKGATEOUTCW16N44 2 4 2 4 2 4圖圖9.9 方式方式4軟件觸發(fā)產(chǎn)生選通信號(hào)軟件觸發(fā)產(chǎn)生選通信號(hào)WRCLKGATEOUTCW18N33210圖圖9.10

3、 方式方式5硬件觸發(fā)產(chǎn)生選通信號(hào)硬件觸發(fā)產(chǎn)生選通信號(hào)WRCLKGATEOUTCW1A N33210小結(jié)：1.1.方式方式2 2、4 4、5 5的輸出波形是相同的，都是寬度為一的輸出波形是相同的，都是寬度為一個(gè)個(gè)CLKCLK周期的負(fù)脈沖；但方式周期的負(fù)脈沖；但方式2 2連續(xù)工作，方式連續(xù)工作，方式4 4由由軟件觸發(fā)啟動(dòng)，方式軟件觸發(fā)啟動(dòng)，方式5 5由硬件觸發(fā)啟動(dòng)；由硬件觸發(fā)啟動(dòng)；2.2.方式方式5 5與方式與方式1 1工作過程相同，但輸出波形不同；工作過程相同，但輸出波形不同； 方式方式1 1輸出的是寬度為輸出的是寬度為N N個(gè)個(gè)CLKCLK脈沖的低電平有效脈沖的低電平有效 的脈沖，而方式的脈沖

4、，而方式5 5輸出的是寬度為一個(gè)輸出的是寬度為一個(gè)CLKCLK脈沖的脈沖的 負(fù)脈沖；負(fù)脈沖；3.3.輸出端輸出端OUTOUT的初始狀態(tài)不同：方式的初始狀態(tài)不同：方式0 0在寫入控制字后在寫入控制字后輸出低電平；而其余方式寫入控制字后輸出為高電輸出低電平；而其余方式寫入控制字后輸出為高電平；平；小結(jié)：4.4.任一種方式均是在寫入計(jì)數(shù)初值后才能開始計(jì)數(shù)；任一種方式均是在寫入計(jì)數(shù)初值后才能開始計(jì)數(shù)；方式方式0 0、2 2、3 3、4 4是在寫入初值后開始計(jì)數(shù)，而方式是在寫入初值后開始計(jì)數(shù)，而方式1 1、5 5需要外部觸發(fā)啟動(dòng)才開始計(jì)數(shù)；需要外部觸發(fā)啟動(dòng)才開始計(jì)數(shù)；5.5.六種工作方式中，只有方式六種

5、工作方式中，只有方式2 2、3 3是連續(xù)計(jì)數(shù)，其他是連續(xù)計(jì)數(shù)，其他方式都是一次計(jì)數(shù)，要繼續(xù)工作需要重新啟動(dòng)，方方式都是一次計(jì)數(shù)，要繼續(xù)工作需要重新啟動(dòng)，方式式0 0、4 4由軟件啟動(dòng)，方式由軟件啟動(dòng)，方式1 1、5 5由硬件啟動(dòng)；由硬件啟動(dòng)；6.6.門控信號(hào)的作用：門控信號(hào)的作用： 通過門控信號(hào)可以干預(yù)通過門控信號(hào)可以干預(yù)82538253某一通道的計(jì)數(shù)過程，某一通道的計(jì)數(shù)過程，在不同的工作方式下，門控信號(hào)起作用的方式也不在不同的工作方式下，門控信號(hào)起作用的方式也不一樣；其中一樣；其中0 0、2 2、3 3、4 4是電平起作用，是電平起作用，1 1、2 2、3 3、5 5是上升沿起作用；是上升沿

6、起作用； 小結(jié)：7.7.在計(jì)數(shù)過程中改變計(jì)數(shù)值，它們的作用有所不同；在計(jì)數(shù)過程中改變計(jì)數(shù)值，它們的作用有所不同；8.8.計(jì)數(shù)到計(jì)數(shù)到0 0后計(jì)數(shù)器的狀態(tài)不同：后計(jì)數(shù)器的狀態(tài)不同： 方式方式0 0、1 1、4 4、5 5繼續(xù)倒計(jì)數(shù)；繼續(xù)倒計(jì)數(shù)； 方式方式2 2、3 3則自動(dòng)裝入計(jì)數(shù)初值繼續(xù)計(jì)數(shù)；則自動(dòng)裝入計(jì)數(shù)初值繼續(xù)計(jì)數(shù)；在采用在采用82538253進(jìn)行定時(shí)進(jìn)行定時(shí)/ /計(jì)數(shù)器設(shè)計(jì)時(shí)，首先應(yīng)該將它與計(jì)數(shù)器設(shè)計(jì)時(shí)，首先應(yīng)該將它與CPUCPU正確連接，在已經(jīng)設(shè)計(jì)好正確連接，在已經(jīng)設(shè)計(jì)好80868086系統(tǒng)總線情況下，可以直接系統(tǒng)總線情況下，可以直接利用系統(tǒng)總線中的信號(hào)與利用系統(tǒng)總線中的信號(hào)與8253

7、8253連接。連接。這里給出三種系統(tǒng)總線情況下這里給出三種系統(tǒng)總線情況下82538253的連接方法：的連接方法：80868086的最小方式的最小方式80868086的最大方式的最大方式8253與系統(tǒng)總線的接口方法與系統(tǒng)總線的接口方法 8086CPU最小方式系統(tǒng)總線譯碼電路D7D0A2A1WRRDM/IOA15A3A0=0=0CPU接口Intel8253D7D0外設(shè)接口A0A1RDWRCSCLK0GATE0OUT0CLK1GATE1OUT1CLK2GATE2OUT28253與系統(tǒng)總線的接口方法與系統(tǒng)總線的接口方法 圖圖 80868086最小方式系統(tǒng)總線與最小方式系統(tǒng)總線與82538253的連接框

8、圖的連接框圖 在在80868086最小方式總線下，最小方式總線下，系統(tǒng)總線與系統(tǒng)總線與82538253連接框連接框圖如右圖所示。圖中譯圖如右圖所示。圖中譯碼電路根據(jù)給定的碼電路根據(jù)給定的82538253端口地址確定，這里端口地址確定，這里 和和A0A0均為低電平有效，均為低電平有效，而且約定采用而且約定采用A2A2、A1A1作作為為82538253的內(nèi)部地址線。的內(nèi)部地址線。圖中給出使用偶地址的圖中給出使用偶地址的情況，當(dāng)采用奇地址時(shí)，情況，當(dāng)采用奇地址時(shí)，只需要將圖中的地址信只需要將圖中的地址信號(hào)號(hào)A0A0換成換成 ，并且將，并且將80868086總線的總線的D7D7D0D0換成換成D15D

9、15D8D8。IOM/BHECPU接口Intel8253D7D0外設(shè)接口A0A1RDWRCSCLK0GATE0OUT0CLK1GATE1OUT1CLK2GATE2OUT28086CPU最大方式系統(tǒng)總線譯碼電路D7D0A2A1IOWIORA15A3A0=0圖圖 80868086最大方式系統(tǒng)總線與最大方式系統(tǒng)總線與82538253的連接框圖的連接框圖 在在80868086最大方式最大方式總線下，系統(tǒng)總總線下，系統(tǒng)總線與線與82538253連接框連接框圖如圖圖如圖9.159.15所示。所示。與圖與圖9.149.14類似，類似，只是將讀寫信號(hào)只是將讀寫信號(hào)變成為變成為 和和 。圖中給出使用偶圖中給出使

10、用偶地址的情況，當(dāng)?shù)刂返那闆r，當(dāng)采用奇地址時(shí)，采用奇地址時(shí)，只需要將圖中的只需要將圖中的地址信號(hào)地址信號(hào)A0A0換成換成 , ,并且將并且將80868086總線的總線的D7D7D0D0換成換成D15D15D8D8。 IORIOWBHE8253與系統(tǒng)總線的接口方法與系統(tǒng)總線的接口方法 8253的應(yīng)用設(shè)計(jì)的應(yīng)用設(shè)計(jì) 例例9.2 9.2 設(shè)設(shè)82538253的端口地址為的端口地址為260H260H263H263H，外部時(shí)鐘信，外部時(shí)鐘信號(hào)為號(hào)為1MHz1MHz，要求產(chǎn)生如下圖所示的周期波形，畫出，要求產(chǎn)生如下圖所示的周期波形，畫出82538253的的連接圖，并編寫初始化程序段。連接圖，并編寫初始化程

11、序段。12ms1s圖圖 8253所要產(chǎn)生的周期信號(hào)所要產(chǎn)生的周期信號(hào)解：本題僅采用解：本題僅采用82538253的三個(gè)計(jì)數(shù)通道來實(shí)現(xiàn)。分兩步實(shí)現(xiàn)：（的三個(gè)計(jì)數(shù)通道來實(shí)現(xiàn)。分兩步實(shí)現(xiàn)：（1 1）由于要）由于要產(chǎn)生周期信號(hào)，因此必定包含方式產(chǎn)生周期信號(hào)，因此必定包含方式2 2或方式或方式3 3，我們采用方式，我們采用方式3 3產(chǎn)生周期為產(chǎn)生周期為1s+12ms = 1012ms1s+12ms = 1012ms的方波信號(hào)，題目給定的外部時(shí)鐘為的方波信號(hào)，題目給定的外部時(shí)鐘為1MHz1MHz，這時(shí)需要的，這時(shí)需要的分頻系數(shù)（即時(shí)常數(shù)）為：分頻系數(shù)（即時(shí)常數(shù)）為：1012ms/1s = 10120001

12、012ms/1s = 1012000，顯然，通過一個(gè)計(jì)，顯然，通過一個(gè)計(jì)數(shù)通道無法實(shí)現(xiàn)，所以，采用計(jì)數(shù)器數(shù)通道無法實(shí)現(xiàn)，所以，采用計(jì)數(shù)器0 0和計(jì)數(shù)器和計(jì)數(shù)器1 1聯(lián)合產(chǎn)生聯(lián)合產(chǎn)生,CR0 = ,CR0 = 1000,CR1=10121000,CR1=1012，這樣，這樣OUT1OUT1的周期為的周期為1ms1ms。（2 2）利用計(jì)數(shù)器）利用計(jì)數(shù)器2 2的方式的方式1 1實(shí)現(xiàn)單脈沖形成，以此作為要求產(chǎn)生信號(hào)的低實(shí)現(xiàn)單脈沖形成，以此作為要求產(chǎn)生信號(hào)的低電平，其時(shí)常數(shù)電平，其時(shí)常數(shù)CR2 = 1s/1ms = 1000,CR2 = 1s/1ms = 1000,計(jì)數(shù)器計(jì)數(shù)器0 0的的OUT0OUT0信號(hào)作為計(jì)數(shù)器信號(hào)作為計(jì)數(shù)器2 2的的時(shí)鐘輸入信號(hào)，時(shí)鐘輸入信號(hào)，OUT1OUT1作為計(jì)數(shù)器作為計(jì)數(shù)器2 2的硬件觸發(fā)信號(hào)，確保周期為的硬件觸發(fā)信號(hào)，確保周期為1012ms1012ms。82538253的連接圖如圖的連接圖如圖9.209.20所示，各個(gè)所示，各個(gè)OUTOUT端產(chǎn)生的信號(hào)如下圖所示。端產(chǎn)生的信號(hào)如下圖所示。 圖圖 OUTOUT端產(chǎn)生的信號(hào)端產(chǎn)生的信號(hào)Intel8253D7D01MHzA0A1RDWRCSCLK0GATE0OUT0CLK1GATE1OUT1CLK2GATE2OUT2+5V+5V產(chǎn)生信