數(shù)字電子技術(shù)習習題附答案

1、注意：紅色字體部分為簡略參考答案，解題過程不全面、不詳細。一、填空題。1基本的邏輯門電路有 與 ， 或 ， 非 。2基本邏輯運算有_與_、或、非3種。3描述邏輯函數(shù)各個變量取值組合與函數(shù)值對應(yīng)關(guān)系的表格叫 真值表 。4十進制數(shù)72用二進制數(shù)表示為 1001000 ，用8421BCD碼表示為 01110010 。二進制數(shù)111101用十進制數(shù)表示為 61 5.數(shù)制轉(zhuǎn)換： (8F)16 = ( 143 )10= ( )2 = ( 217 )8；(3EC)H = ( 1004 )D；(2003) D = ()B = ( 3723)O。6.有一數(shù)碼，作為自然二進制數(shù)時，它相當于十進制數(shù) 147 ，作為

2、8421BCD碼時，它相當于十進制數(shù) 93 。7.(35.75)10=( 100011.11 )2 = ( 00110101.01110101 )8421BCD 。8在8421BCD碼中，用 4 位二進制數(shù)表示一位十進制數(shù)。9在邏輯運算中，1+1= 1 ；十進制運算中1+1= 2 ；二進制運算中1+1= 10 。10、表示邏輯函數(shù)功能的常用方法有邏輯表達式、邏輯真值表、卡諾圖等。11將2004個“1”異或得到的結(jié)果是（ 0 ）。12TTL門電路中，輸出端能并聯(lián)使用的有_OC門_和三態(tài)門。13. 在TTL與非門電路的一個輸入端與地之間接一個10KW電阻，則相當于在該輸入端輸入 高 電平。14TT

3、L與非門多余輸入端的處理方法通常有 接至正電源 ， 接至固定高電平 ， 接至使用端 。15.COM邏輯門是 單 極型門電路，而TTL邏輯門是 雙 極型門電路。16.與TTL電路相比，COM電路具有功耗 低 、抗干擾能力 強 、便于大規(guī)模集成等優(yōu)點。17.TTL門電路的電源電壓一般為 5 V， CMOS電路的電源電壓為 318 V 。18.OC門的輸出端可并聯(lián)使用，實現(xiàn)線與功能；三態(tài)門可用來實現(xiàn)數(shù)據(jù)的雙向傳遞、總線結(jié)構(gòu)等。19三態(tài)門輸出的三態(tài)為 1、0、高阻態(tài)。20.為使F=A ，則B應(yīng)為何值（高電平或低電平）1 0 121.指出圖中各TTL門電路的輸出是什么狀態(tài)（高電平、低電平、高阻）Y1=0

4、 Y2=1 Y3=高阻態(tài) Y4=122.若上題圖中各電路為CMOS門電路，請問各門電路的輸出是什么狀態(tài)？Y1=1 Y2=1 Y3=高阻態(tài) Y4=123函數(shù)Y=AB+AC的最小項表達式為。24. 如果對鍵盤上108個符號進行二進制編碼，則至少要 7 位二進制數(shù)碼。25. 已知某函數(shù)，根據(jù)反演規(guī)則直接寫出該函數(shù)的反函數(shù)= 26.邏輯函數(shù)的化簡方法有代數(shù)法和卡諾圖法。27函數(shù)Z=ABC+BCD，根據(jù)對偶規(guī)則寫出該函數(shù)的對偶式Z=（A+B+C）(B+C+D)；根據(jù)反演規(guī)則直接寫出該函數(shù)的反函數(shù) 28組合電路的特點是:輸出與輸入的關(guān)系具有即時性。即電路在任意時刻的輸出狀態(tài)只取決于該時刻的輸入狀態(tài)，而與該

5、時刻前的電路狀態(tài)無關(guān)。29組合電路由門電路構(gòu)成，它的輸出只取決于該時刻輸入而與原狀態(tài)無關(guān)。30不僅考慮兩個本位數(shù)相加，而且還考慮來自低位進位相加的運算電路，稱為全加器。31一個4選1的數(shù)據(jù)選擇器，應(yīng)具有_2_個地址輸入端_1_個數(shù)據(jù)輸出端。328-3線編碼器有 8 個輸入端，有 3個輸出端，某一時刻只能有 1 個輸入端為有效電平。3374LS138是3線8線譯碼器，譯碼為輸出低電平有效，若輸入為A2A1A0=110時，輸出 應(yīng)為 。34.欲使譯碼器 74LS138完成數(shù)據(jù)分配的功能，其使能端STA接輸入數(shù)據(jù)D，而應(yīng)接 0 ，應(yīng)接 0 。35.譯碼器，輸入的是_二進制碼_輸出的是_二進制碼對應(yīng)的

6、信息_。36試列舉三種常用的組合電路： 編碼器 、 譯碼器 、 數(shù)據(jù)選擇器 。37.一個4選1的數(shù)據(jù)選擇器，應(yīng)具有_兩_個地址輸入端，_四_個數(shù)據(jù)輸入端。38.能夠?qū)?個輸入數(shù)據(jù)，根據(jù)需要傳送到n個輸出端的任何一個輸出端的電路叫_分配器_。39.共陰LED數(shù)碼管應(yīng)與輸出 高 電平有效的譯碼器匹配，而共陽LED數(shù)碼管應(yīng)與輸出 低 電平有效的譯碼器匹配。40.通常將具有兩種不同穩(wěn)定狀態(tài)，且能在外信號作用下在兩種狀態(tài)間轉(zhuǎn)換的電路稱為 雙穩(wěn)態(tài) 觸發(fā)器41.對于基本RS觸發(fā)器，當Q=1、=0時稱觸發(fā)器處于 1狀態(tài)；當Q=0、=1時稱觸發(fā)器處于 0狀態(tài)。42.JK觸發(fā)器的特征方程 。43.D觸發(fā)器的特征方

7、程 。44對于T觸發(fā)器，當T= 0時，觸發(fā)器處于保持狀態(tài)。45.時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為同步時序電路和異步時序電路。46.數(shù)字電路按照是否有記憶功能通常可分為兩類：組合邏輯電路、時序邏輯電路。47.時序邏輯電路的輸出不僅和輸入信號有關(guān)，而且還與電路原態(tài)有關(guān)。48.移位寄存器不但可實現(xiàn)數(shù)據(jù)的寄存 ，而且還能對數(shù)據(jù)進行 串行移位。49.計數(shù)器按計數(shù)增減趨勢分，有遞增、遞減和雙向計數(shù)器。50.計數(shù)器按觸發(fā)器的翻轉(zhuǎn)時序分，有同步和異步計數(shù)器。51.一個五進制計數(shù)器也是一個 5分頻器52.半導(dǎo)體存儲器主要分成兩大類：ROM、RAM。53.存儲器的容量用字數(shù)和位數(shù)乘積表示。54.只

8、讀存儲器是用來存放固定不變的 二 進制數(shù)碼，在正常工作時，只能讀存儲代碼，而不能寫存儲代碼。當失去電源后，其信息代碼不會丟失。55.隨機存取存儲器中的信息代碼隨時可按指定地址進行讀或?qū)?，但失去電源后，所存儲的代碼將會全部丟失。56. 一個10位地址碼、8位輸出的ROM，其存儲容量為 8K （或213）位。57已知Intel2114是1K* 4位的RAM集成電路芯片，它有地址線 10 條，數(shù)據(jù)線 4 條。58.555定時器的最基本的應(yīng)用有構(gòu)成單穩(wěn)態(tài)觸發(fā)器、構(gòu)成施密特觸發(fā)器和構(gòu)成多諧振蕩器三種電路。59施密特觸發(fā)器有 2 個穩(wěn)定狀態(tài).，多諧振蕩器有 0 個穩(wěn)定狀態(tài)。60單穩(wěn)態(tài)觸發(fā)器常用的用途有：延

9、時、定時。61.數(shù)/模轉(zhuǎn)換器是將 數(shù)字 信號轉(zhuǎn)化成模擬信號輸出。62.R2R倒T形電阻網(wǎng)絡(luò)的D/A轉(zhuǎn)換器，其電阻網(wǎng)絡(luò)中各節(jié)點對地的等效電阻為 R 。63.A/D轉(zhuǎn)換器對模擬信號進行處理的四個過程為采樣、保持、量化和編碼。64模/數(shù)轉(zhuǎn)換器（ADC）兩個最重要的指標是轉(zhuǎn)換精度和轉(zhuǎn)換速度。65. 一個五位二進制加計數(shù)器也是一個 32分頻器二、單項選擇題1.一個有四個班級委員，如果開班委會，必須這四個班委委員全部同意才能召開，其邏輯關(guān)系屬于（ A ）邏輯A、 與 B、或 C、非 2對100個信息進行二進制編碼，則至少需要( B )A、8位 B、7位 C、9位 D、6位3.是8421BCD碼的是（ B

10、）。A、1010 B、0101 C、1100 D、11014.(D8)16的8421BCD碼之值為( A )。A、0010 B、208 C、216 D、5.下列四個數(shù)中，最大的數(shù)是（ B ）A、（AF）16 B、（0010）8421BCD C、（）2 D、（198）106下列各組數(shù)中，可能是8進制的是( A ) A、27452 B、63957 C、47EF8 D、374817.正邏輯是指（ A ）。 A、 高電平用1表示，低電平用0表示 B、 高電平用0表示，低電平用1表示C、 高電平、低電平均用1表示或用0表示8將TTL與非門作非門使用，則多余輸入端應(yīng)做如何處理。( A )A、全部接高電平

11、B、部分接高電平，部分接地 C、全部接地 D、部分接地，部分懸空9一只四輸入端或非門，使其輸出為1的輸入變量取值組合有幾種。( D )A、15 B、8 C、7 D、110.采用OC門（集電極開路門）主要解決了（ B ）。 A、TTL與非門不能相“與”的問題 B、TTL與非門不能“線與”的問題 C、 TTL與非門不能相“或”的問題11.二輸入端的或非門，其輸入端為A、B，輸出端為Y，則其表達式Y(jié)= （ C ）。A、AB B、 C、 D、A+B 12.比較兩個一位二進制數(shù)A和B,當A=B時輸出F=1,則F的表達式是（ D ）。A、F=AB B、 C、F= D、F=AB13.下列關(guān)于異或運算的式子中

12、，不正確的是（ B ）A、AA=0 B、 C、A0=A D、A1=14.下列門電路屬于雙極型的是（ A ）A、OC門 B、PMOS C、NMOS D、CMOS15.和邏輯式 相等的是（ C ）。A、ABC B、1+BC C、A D、16.若邏輯表達式，則下列表達式中與F相同的是（ A ）。A、 B、 C、17.若一個邏輯函數(shù)由三個變量組成，則最小項的個數(shù)共有（ C ）。 A、3 B、4 C、818.已知邏輯函數(shù)，則它的“與非與非”表達式為（B ）。 A、 B、 C、19.已知函數(shù)F=A+B，則它的反函數(shù)表達式為（ C ）。 A、 B、 C、20.在一個四變量邏輯函數(shù)中，為最小項的是（ C ）。

13、A、AAC B、AB C、 D、21.邏輯函數(shù)F(A,B,C) = AB+B C+的最小項標準式為（ D ）。A、F(A,B,C)=m(0,2,4) B、F(A,B,C)=m(1,5,6,7)C、F(A,B,C)=m (0,2,3,4) D、F(A,B,C)=m(3,4,6,7)22.函數(shù)的反函數(shù)之最簡或與式是( B )。A、 B、C、 D、23函數(shù)F=AB+BC，使F=1的輸入ABC組合為( D ) A、ABC=000 B、ABC=010 C、ABC=101 D、ABC=11024.組合邏輯電路的輸出取決于（ A ）。 A、當時的輸入信號 B、原來的輸出信號 C、當時的輸入信號和原來的輸出信

14、號25.組合邏輯電路的分析是指（ C ）。A、已知邏輯圖，求解邏輯表達式的過程 B、已知真值表，求解邏輯功能的過程C、已知邏輯圖，求解邏輯功能的過程26.組合邏輯電路的設(shè)計是指（ A ）。A、已知邏輯要求，求解邏輯表達式并畫邏輯圖的過程 B、已知邏輯要求，列真值表的過程C、已知邏輯圖，求解邏輯功能的過程27.可做數(shù)據(jù)分配器使用的電路是（ B ）A、編碼器 B、譯碼器 C、數(shù)據(jù)選擇器28.全加器是指（ C ）。 A、兩個同位的二進制數(shù)相加 B、不帶進位的兩個同位的二進制數(shù)相加 C、兩個同位的二進制數(shù)及來自低位的進位三者相加29.四選一選擇器的輸出表達式。若用該數(shù)據(jù)選擇器實現(xiàn)，則D0D1D2D3的

15、取值為（ A ）。 A、D0=D1=1 D2=D3=0 B、D0=D3=0 D1=D2=1 C、D0=D1=D2=D3=130.組合電路（ C ）。 A、不會出現(xiàn)競爭冒險 B、一定出現(xiàn)競爭冒險 C、在輸入信號狀態(tài)改變時可能出現(xiàn)競爭冒險31.欲對全班43個學生以二進制代碼編碼表示，最少需要二進制碼的位數(shù)是（ B ）。A、5 B、6 C、8 D、4332.設(shè)某函數(shù)的表達式F=A+B,若用四選一數(shù)據(jù)選擇器來設(shè)計，則數(shù)據(jù)端D0D1D2D3的狀態(tài)是（ A ）。(設(shè)A為高位)A、0111 B、1000 C、1010 D、010133.欲實現(xiàn)一個三變量組合邏輯函數(shù)，應(yīng)選用的電路芯片是（ C ）。 A、編碼器

16、 B、數(shù)據(jù)比較器 C、數(shù)據(jù)選擇器34下列電路中，不屬于組合邏輯電路的是( C )A、譯碼器 B、全加器 C、寄存器 D、編碼器35.由與非門構(gòu)成的基本RS鎖存器，當時，則有（ B ）。 A、Q=1 B、Q=0 C、36.由或非門構(gòu)成的基本RS鎖存器，當R=1,S=0時，則有（ A ）。 A、 Q=0 B、Q=1 C、37.D觸發(fā)器的特性方程是（ A ）。A、 B、 C、38.JK觸發(fā)器的特性方程是（ C ）。A、 B、 C、39.正邊沿D觸發(fā)器，在時鐘脈沖CP正邊沿到來前D=1，而CP正邊沿后D變?yōu)?，則CP正邊沿后觸發(fā)器的狀態(tài)為（ B ）。A、Q=0 B、Q=1 C、40.欲使邊沿D觸發(fā)器變

17、成T觸發(fā)器，則只要使( C )。A、D= B、D=T C、D=T D、D=T41.一個T觸發(fā)器，在T=1時，加上有效時鐘脈沖，則觸發(fā)器（ D ）。A、保持原態(tài) B、置0 C、置1 D、翻轉(zhuǎn)42.構(gòu)成時序邏輯電路的單元電路是（ C ）。A、門電路 B、觸發(fā)器 C、門電路和觸發(fā)器 43.同步時序電路和異步時序電路比較，其差異在于后者（ B ）。A、沒有觸發(fā)器 B、沒有統(tǒng)一的時鐘脈沖控制C、沒有穩(wěn)定狀態(tài) D、輸出只與內(nèi)部狀態(tài)有關(guān)44.通常寄存器應(yīng)具有的功能為（ C ）。A、存數(shù)和取數(shù) B、清零和置數(shù) C、AB兩者皆有45.通常集成計數(shù)器芯片具有的功能為（ B ）。A、存數(shù)和取數(shù) B、清零、置數(shù)、累計

18、CP的個數(shù) C、兩者皆有46.在移位寄存器中采用并行輸出比串行輸出（ A ）。A、快 B、慢 C、一樣快 D、不確定47.用觸發(fā)器設(shè)計一個24進制的計數(shù)器，至少需要( D )個觸發(fā)器。A、3 B、4 C、6 D、548.無穩(wěn)態(tài)電路是( D )。A、單穩(wěn)觸發(fā)器 B、移位寄存器C、計數(shù)器 D、多諧振蕩器49一個4位的二進制加計數(shù)器，由0000狀態(tài)開始，經(jīng)過25個時鐘脈沖后，此計數(shù)器的狀態(tài)為( C )A、1100 B、1000 C、1001 D、101050想將一組并行輸入的數(shù)據(jù)轉(zhuǎn)換成串行輸出，可選用的電路為（ A ）A、移位寄存器 B、計數(shù)器 C、數(shù)據(jù)比較器51一個5位地址碼、8位輸出的ROM，其

19、存儲單元的個數(shù)( D )A、48 B、64 C、40 D、25652.信息可隨時寫入或讀出，斷電后信息立即全部消失的存儲器是（ B ）。 A、ROM B、RAM C、PROM D、EPROM53.只能讀出不能寫入，但信息永久保存的存儲器是（ A ）。 A、ROM B、RAM C、EPROM D、EEPROM54.有6條地址線和8條數(shù)據(jù)線的存儲器的存儲容量是（ A ）。A、26 ×8 B、6×8 C、68×1 D、6×2855.555定時器的輸出狀態(tài)有（B ）。 A、高祖狀態(tài) B、0和1狀態(tài) C、二者皆有56.多諧振蕩電路能產(chǎn)生（ B ）。A、單一頻率的正

20、弦波 B、矩形波 C、兩者皆有57.555定時器構(gòu)成的多諧振蕩電路輸出波形的占空比的大小取決于（ A ）。A、充放電電阻R1和R2 B、定時電容C C、前兩者58.555定時器構(gòu)成的多諧振蕩電路的輸出脈沖頻率f的適用范圍一般是（ A ）。A、0.1300kHz B、10-610-2Hz C、106109 Hz59.石英晶體構(gòu)成的多諧振蕩電路的振蕩頻率f取決于（ A ）。 A、石英晶體固有振蕩頻率 B、耦合電容 C、兩者共同60能起定時作用的電路是( B )A、施密特觸發(fā)器 B、單穩(wěn)態(tài)觸發(fā)器 C、多諧振蕩器 D、譯碼器61DAC的轉(zhuǎn)換精度決定于（ C ）。A、分辨率 B、轉(zhuǎn)換誤差 C、分辨率和轉(zhuǎn)

21、換誤差62.n位DAC的分辨率可表示為（ A ）。A、 B、 C、63某8位D/A轉(zhuǎn)換器當輸入全為1時，輸出電壓為5.1V，當輸入D=（00000010）2時，輸出電壓為( B )A、0.02V B、0.04V C、0.08V D、0.68V三、判斷題（ × ）1.普通TTL與非門的輸出端允許直接相連，實現(xiàn)線與。ABVCCF&（ × ）2. 圖示所示電路的輸出（ × ）3.邏輯變量的取值，比大。（ × ）4.三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（ × ）5.圖示所示電路的輸出ABF1&（ × ）6.

22、若兩個函數(shù)具有不同的邏輯函數(shù)式，則兩個邏輯函數(shù)必然不相等。（ × ）7.因為邏輯式A+(A+B)=B+(A+B)是成立的，所以等式兩邊同時減去(A+B)，得A=B也是成立的。（ ）8.圖示所示電路的輸出ABVCCF1（ × ）9.因為邏輯式A+AB=A,所以B=1；又因A+AB=A，若兩邊同時減去A，則得AB=0。（ ）10.BCD碼是用四位二進制碼來表示每一位十進制數(shù)的二-十進制碼。（ ）11.時序邏輯電路的輸出狀態(tài)與前一刻電路的輸出狀態(tài)有關(guān)，還與電路當前的輸入變量組合有關(guān)。（ × ）12.同步時序邏輯電路中的無效狀態(tài)是由于狀態(tài)表沒有達到最簡所造成的。（ ）13

23、.利用反饋歸零法獲得N進制計數(shù)器時，若為異步置零方式，則清零的狀態(tài)只是短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（ ）14.RAM掉電后數(shù)據(jù)易丟失，而ROM掉電后仍能保持數(shù)據(jù)。（ ）15.D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小。四、化簡1、用代數(shù)法化簡下列各式。1）=A+C2）= B3）=12、用卡諾圖法化簡下列各式。1）Y(A,B,C,D)= m(0,2,4,5,6,8,9)+ d(10,11,12,13,14,15)2）3）五、分析設(shè)計題1.分析下圖所示電路的邏輯功能。全加器ABCDF1 F2 F3 F4 F5 F6 R F7& & VCC2.請根據(jù)題

24、圖和題表， 完成以下要求：1）按表1欄的要求, 圖中完善F1F5的邏輯符號，并按圖中的邏輯符號將F6F7的名稱填入表1欄中相應(yīng)位置；2）在表2欄中填入各輸出端的邏輯表達式；ABCDF1 F2 F3 F4 F5 F6 R F7& && ³1 =1 =1³1&VCC3）若ABCD = 1001，將各輸出值填入表3欄中。 F1 F2 F3 F4 F5 F6 F7 1與非門或非門異或門同或門與或非門 2 3解： F1 F2 F3 F4 F5 F6 F7 1與非門或非門異或門同或門與或非門OC或OD三態(tài)門 2A=0時F7=高阻態(tài)A=1時 3101000

25、03.用四選一數(shù)據(jù)選擇器74LS153設(shè)計一個3變量的多數(shù)表決電路。1/2 74LS153D3 D2 D1D0 A1 A0 ST1 C A B解：ABCY00000010010001111000101111011111 74LS153的表達式： 1/2 74LS153D3 D2 D1D0 A1 A0 ST1 C A B將A1=A，A0=B，比較二式得：D0=0，D3=1，D1=D2=C4.用集成二進制譯碼器74LS138和與非門構(gòu)成全加器。Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7A0 A1 A2 STB STC STA74LS138解：AiBiCi-1SiCi00000001100101

26、00110110010101011100111111Ai=A2 Bi=A1 Ci-1=A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7A0 A1 A2 STB STC STA& &1Ci-1 Bi AiSi CiSi=m1+m2+m4+m7Ci=m3+m5+m6+m75已知負邊沿JK觸發(fā)器，J、K、CP波形如圖所示。1)畫出其觸發(fā)器邏輯符號。2)寫出其觸發(fā)器的特征方程。3)填全下面觸發(fā)器的功能真值表。輸 入現(xiàn)態(tài)次態(tài)功能說明J KQnQn+10 00 00101保持0 10 10100置01 01 00111置11 11 10110翻轉(zhuǎn)4)根據(jù)CP、J、K波形，畫出Q波形。（Q

27、的初始狀態(tài)為0）CPJKQ6.四位二進制加計數(shù)器CT161(74LS161)的功能表和引腳簡圖如圖所示；請用反饋清零法設(shè)計一個按自然二進制計數(shù)規(guī)律計數(shù)的九進制加法計數(shù)器，繪出電路及狀態(tài)轉(zhuǎn)換圖解：74LS161因異步清零，故利用1001狀態(tài)清零，即與非產(chǎn)生清零信號。引腳(高電平)；引腳任意，通常接0（低電平）。00000001001000110100010101100111100010101011110011011110111110017.請畫出題圖電路的Q0、Q1的輸出波形，假設(shè)初始狀態(tài)皆為0。CPAQ0Q11CPA1JC11K1JC11KQ0 Q11解：CPAQ0Q18.已知電路及輸入波形如

28、圖所示，其中FF1是D時鐘觸發(fā)器，F(xiàn)F2是維持-阻塞D觸發(fā)器，根據(jù)CP和D的輸入波形畫出Q1和Q2的輸出波形。設(shè)觸發(fā)器的初始狀態(tài)均為0。9.分析圖示電路，寫出Z1、Z2的邏輯表達式，列出真值表，說明電路的邏輯功能。 全加器，Z1本位和，Z2進位10.采用異步清0法，將兩片集成計數(shù)器74LS161構(gòu)成60進制計數(shù)器，畫出接線圖。11.試利用負邊沿JK觸發(fā)器設(shè)計一個異步八進制減法計數(shù)器。CpCPJKQQ11CPJKQQ11CPJKQQ11Q0Q1Q212.某同步計數(shù)器如圖1）要求寫出激勵方程，狀態(tài)方程、輸出方程。2）寫出狀態(tài)轉(zhuǎn)換真值表。3）畫出狀態(tài)轉(zhuǎn)換圖。4）判斷幾進制計數(shù)器，有無自啟動功能。解：

29、激勵方程： 狀態(tài)方程： 輸出方程： 狀態(tài)轉(zhuǎn)換真值表：Q2nQ1nX=0X=1Q2n+1Q1n+1ZQ2n+1Q1n+1Z00000010010101001010011011110001狀態(tài)轉(zhuǎn)換圖：結(jié)論：X=1時，四進制遞增計數(shù)器，Z進位輸出；X=0時，停止計數(shù) 有自啟動功能13.用同步四位二進制計數(shù)器74161構(gòu)成初始狀態(tài)為0100（然后按二進制自然計數(shù)規(guī)律遞增）的九進制計數(shù)器。畫出狀態(tài)轉(zhuǎn)換圖和連線圖。P=T=1，D3D2D1D0=0100，Q3Q2與非接, 14.時序電路如圖所示，三個觸發(fā)器的K端狀態(tài)均為“1”試分析其功能設(shè)初態(tài)Q2Q1Q0=011。1）寫出電路的驅(qū)動方程、狀態(tài)方程；2）列出

30、狀態(tài)轉(zhuǎn)換表；3）畫出狀態(tài)圖；4）分析邏輯功能；5）檢查能否自啟動。解：驅(qū)動方程： 狀態(tài)方程： 狀態(tài)轉(zhuǎn)換表：011100100000000001001010010011101010110010111000狀態(tài)轉(zhuǎn)換圖：000001010011100101110111異步五進制加計數(shù)器，有自啟動功能15.圖為用555定時器構(gòu)成的多諧振蕩器，其中555定時器的功能表如下所示，試畫出VC、VO的波形。設(shè)初始時刻VC=0。555功能表輸 入輸 出RDVi1Vi2VOTD0XX低導(dǎo)通12VCC/3VCC/3低導(dǎo)通12VCC/3VCC/3不變不變12VCC/3VCC/3高截止12VCC/3VCC/3高截止解：

31、16.如圖（a）所示的施密特觸發(fā)器電路中，已知R1=10K，R2=30K。G1和G2為CMOS反相器，設(shè)其閾值電壓VTH=VDD/2，VDD=15V。試計算電路的正向閾值電壓VT+、負向閾值電壓VT-和回差電壓VT。若將圖(b)給出的電壓信號加到圖(a)電路的輸入端，試畫出輸出電壓的波形。解： 據(jù)疊加原理： 當V較低， 時，G1門截止，G2門導(dǎo)通， 。隨著V的增大， 增大，當增大到 時，G1門導(dǎo)通，G2門截止，此臨界狀態(tài)對應(yīng)的輸入V值稱為正向閾值電壓VT+ 。因此， ，即 當V較大， 時，G1門導(dǎo)通，G2門截止， 。隨著V的減小， 減小，當減小到 時，G1門截止，G2門導(dǎo)通，此臨界狀態(tài)對應(yīng)的輸

32、入V值稱為負向閾值電壓VT- 。因此， ，即VT+=10,VT-=5, VT=10-5=5.同相輸出施密特觸發(fā)器17.555電路如下圖所示進行連接,請說出電路的名稱,并畫出c和o波形，計算輸出信號的脈寬。解：非重復(fù)觸發(fā)的單穩(wěn)態(tài)觸發(fā)器。這種電路要求輸入負的窄脈沖觸發(fā)信號加在2腳，在暫穩(wěn)態(tài)過程結(jié)束前該負脈沖必須恢復(fù)為1態(tài) 輸出信號脈寬=1.1RC18.已知倒T形電阻網(wǎng)絡(luò)DAC中的反饋電阻RF=R,VREF=10V,當數(shù)字量僅最低位為1時，試分別求出4位和8位DAC的輸出電壓。4位： 8位：六、設(shè)計題DCBAY000000001100101001100100101010011000111110001100101010×1011×1100×1101×1110×1111×BADC0001111000 010101101011×&