第2章80x86微處理器

1、2022年5月5日星期四1第第2章章 80X86微處理器微處理器匯編語言基礎匯編語言基礎2.1.2 Intel 8086 CPU內部寄存器內部寄存器2.2 存儲器物理地址的形成存儲器物理地址的形成2.1.1 Intel 8086 CPU內部結構內部結構接口技術基礎接口技術基礎2.1.3 Intel 8086 微處理器引腳說明微處理器引腳說明補充補充 Intel 8086 CPU工作時序工作時序2022年5月5日星期四2匯編語言基礎匯編語言基礎2.1.2 Intel 8086 CPU內部寄存器內部寄存器2.2 存儲器物理地址的形成存儲器物理地址的形成2.1.1 Intel 8086 CPU內部結

2、構內部結構微型計算機的結構微型計算機的結構2022年5月5日星期四3輸入設備輸入設備控制器控制器輸出設備輸出設備存儲器存儲器運算器運算器計算計算1+2+3并不關心并不關心1+2的中間結果！的中間結果！2022年5月5日星期四42.1.2 Intel 8086內部寄存器內部寄存器 CPU中中為什么要使用寄存器為什么要使用寄存器寄存器比存儲器存取速度快寄存器比存儲器存取速度快使用靈活使用靈活(如暫存運算的中間數據如暫存運算的中間數據)、控制方便（如、控制方便（如IP） 寄存器的分類寄存器的分類通用寄存器通用寄存器：傳送和暫存數據；參與算術邏輯運算并保：傳送和暫存數據；參與算術邏輯運算并保存運算結果

3、；存運算結果；段寄存器段寄存器：保存段地址，用于尋址時構成物理地址；：保存段地址，用于尋址時構成物理地址；專用寄存器專用寄存器：CPU運行的輔助工具。運行的輔助工具。用戶編程時所用到的用戶編程時所用到的CPU用戶編程時所用到的用戶編程時所用到的CPU2022年5月5日星期四5通通 用用 寄寄 存存 器器類別類別16位位8位位名稱名稱作用作用 AXAH、AL累加器累加器常作隱含操作數，可通用常作隱含操作數，可通用 BXBH、BL基地址寄存器基地址寄存器常作地址指針，可通用常作地址指針，可通用 CXCH、CL計數器計數器常存放計數值，可通用常存放計數值，可通用 DXDH、DL數據寄存器數據寄存器常

4、與累加器配合，可通用常與累加器配合，可通用 SI無無源變址寄存器源變址寄存器保存源操作數地址保存源操作數地址 DI無無目的變址寄存器目的變址寄存器保存目的操作數地址保存目的操作數地址 SP無無棧頂指針棧頂指針只能保存堆棧棧頂地址只能保存堆棧棧頂地址 BP無無堆棧指針堆棧指針可保存堆棧任意位置地址可保存堆棧任意位置地址堆棧指針堆棧指針寄存器寄存器數據數據寄存器寄存器變址變址寄存器寄存器2022年5月5日星期四6累加器累加器AX 16位寄存器可以存儲位寄存器可以存儲2個字節(jié)的數據；個字節(jié)的數據；例如，數值例如，數值2008H存放于存放于AX累加器中。累加器中。 AX可分做兩個可分做兩個8位的寄存器

5、使用，分別為位的寄存器使用，分別為AH和和AL。（AX）=2008H，則（，則（AH）=20H，（，（AL）=08H； BX、CX、DX類似。類似。AX0123456789101112131415無符號數范圍為無符號數范圍為065535有符號數范圍為有符號數范圍為-32768+327670 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0AHAL2022年5月5日星期四7數據寄存器數據寄存器AX、BX、CX和和DX16位寄存器位寄存器高低高低8位位可分為兩個獨立寄存器使用；可分為兩個獨立寄存器使用；主要用于暫存指令執(zhí)行過程中的數據；主要用于暫存指令執(zhí)行過程中的數據；特殊用途特殊用途A

6、X：累加器累加器，ALU運算核心部件、某些指令的默認寄存器；運算核心部件、某些指令的默認寄存器；BX：基址寄存器基址寄存器，存放存儲單元的有效地址；，存放存儲單元的有效地址；CX：計數器計數器，串操作指令和循環(huán)指令中的默認計數器；，串操作指令和循環(huán)指令中的默認計數器；DX：與：與AX合用保存合用保存32位數據；位數據；I/O指令中存放端口地址。指令中存放端口地址。2022年5月5日星期四8變址寄存器變址寄存器SI、DI16位寄存器；位寄存器；常作為指針常作為指針，存放存儲單元有效地址，也可暫存數據；，存放存儲單元有效地址，也可暫存數據；特殊用法：特殊用法：SI、DI中保存的地址信息可以隨著指令

7、的執(zhí)行而自動改變；中保存的地址信息可以隨著指令的執(zhí)行而自動改變；SI：源變址寄存器源變址寄存器，串操作中存放源串地址，默認，串操作中存放源串地址，默認DS段；段；DI:目的變址寄存器目的變址寄存器，串操作中存放目的串地址，默認，串操作中存放目的串地址，默認ES段；段；該特殊用法只在字符串操作中有效該特殊用法只在字符串操作中有效，其它場合下作一般的指，其它場合下作一般的指針寄存器使用；針寄存器使用；2022年5月5日星期四9堆棧指針寄存器堆棧指針寄存器SP、BP堆棧是一個先進后出的數據結構，棧底位堆棧是一個先進后出的數據結構，棧底位置不變；置不變；棧頂指針棧頂指針SP其中始終存放棧頂單元的有效地

8、址；其中始終存放棧頂單元的有效地址；其值是其值是由出入棧指令自動更改由出入棧指令自動更改的，一的，一般不允許隨意對該寄存器賦值；般不允許隨意對該寄存器賦值；堆棧指針堆棧指針BP其中數據一般作為地址進行訪存；其中數據一般作為地址進行訪存；默認對應于默認對應于SS段段，可尋址堆棧中的任，可尋址堆棧中的任何單元。何單元。堆棧堆棧棧底棧底 1 2 31 2 3 3 2 1 棧頂棧頂2022年5月5日星期四10段段 寄寄 存存 器器類別類別16位位8位位名稱名稱作用作用段寄存器段寄存器無無代碼段段寄存器代碼段段寄存器存放代碼段段地址存放代碼段段地址無無數據段段寄存器數據段段寄存器存放數據段段地址存放數據

9、段段地址無無附加段段寄存器附加段段寄存器存放附加段段地址存放附加段段地址無無堆棧段段寄存器堆棧段段寄存器存放堆棧段段地址存放堆棧段段地址 一段匯編語言程序一段匯編語言程序至少有一個邏輯段至少有一個邏輯段代碼段，用于存放代碼段，用于存放代碼；代碼； 一段匯編語言程序一段匯編語言程序最多有最多有4個邏輯段個邏輯段1個代碼段，個代碼段，3個數據個數據段，分別用于存放代碼和數據；段，分別用于存放代碼和數據；CSDSESSS2022年5月5日星期四11CS （Code Segment）代碼段代碼段用來存放要執(zhí)行的用來存放要執(zhí)行的指令序列指令序列；段首地址段首地址用代碼段寄存器用代碼段寄存器CS來保存；來

10、保存；指令指針寄存器指令指針寄存器IP指示本段中的地址；指示本段中的地址；n將要執(zhí)行的下條指令的有效地址；將要執(zhí)行的下條指令的有效地址；CPU利用利用CS:IP形成存儲單元的物理地址，以獲取下形成存儲單元的物理地址，以獲取下條要執(zhí)行指令的代碼。條要執(zhí)行指令的代碼。2022年5月5日星期四12DS （Data Segment）數據段數據段用來存放程序運行所需要的數據；用來存放程序運行所需要的數據；段首地址段首地址用數據段寄存器用數據段寄存器DS來保存；來保存；CPU利用利用DS:EA形成存儲單元的物理地址，以獲取形成存儲單元的物理地址，以獲取數據段中的數據；數據段中的數據；nEA的形成方式詳見第

11、的形成方式詳見第3章尋址方式的介紹。章尋址方式的介紹。2022年5月5日星期四13ES （Extra Segment）附加段附加段 即即附加的數據段附加的數據段，保存程序運行所需要的數據；，保存程序運行所需要的數據； 段首地址段首地址用附加段寄存器用附加段寄存器ES來保存；來保存； CPU利用利用ES:EA形成存儲單元的物理地址，以獲取附加形成存儲單元的物理地址，以獲取附加段中的數據；段中的數據； 串操作指令串操作指令常將附加段常將附加段ES作為目的操作數的存放區(qū)域。作為目的操作數的存放區(qū)域。2022年5月5日星期四14SS （Stack Segment）堆棧堆棧用于存儲程序運行中用于存儲程序

12、運行中需要臨時保護的數據需要臨時保護的數據；段首地址段首地址用堆棧段寄存器用堆棧段寄存器SS來保存；來保存；堆棧指針寄存器堆棧指針寄存器SP保存堆棧棧頂的有效地址；保存堆棧棧頂的有效地址；CPU利用利用SS:SP對堆棧棧頂單元進行操作；對堆棧棧頂單元進行操作；利用利用SS:BP對堆棧中的任一單元進行操作。對堆棧中的任一單元進行操作。8086/8088段寄存器與提供段內移地址的寄存器之間的 段寄存器段寄存器 提供段內偏移地址的寄存器提供段內偏移地址的寄存器 CS IP DS BX、SI、DI或一個或一個16位數位數 SS SP或或BP ES DI(用于字符串操作指令用于字符串操作指令)2022年

13、5月5日星期四16專專 用用 寄寄 存存 器器類別類別16位位8位位名稱名稱作用作用專用專用寄存器寄存器IP無無指令指針寄存指令指針寄存器器保存將要取出的指令有效地址保存將要取出的指令有效地址FLAG 無無標志寄存器標志寄存器保存保存CPU當前的狀態(tài)標志信息當前的狀態(tài)標志信息 指令指針指令指針I(yè)P保存將要執(zhí)行指令的有效地址；保存將要執(zhí)行指令的有效地址；該寄存器的內容是該寄存器的內容是不允許人為更改不允許人為更改的，通過指令的執(zhí)行的，通過指令的執(zhí)行而自動改變。而自動改變。 標志寄存器標志寄存器FLAG該寄存器是利用其中的該寄存器是利用其中的每一位每一位來反映當前來反映當前CPU執(zhí)行指令執(zhí)行指令的

14、結果或控制指令執(zhí)行形式。的結果或控制指令執(zhí)行形式。 2022年5月5日星期四1716位標志寄存器位標志寄存器 僅用到其中僅用到其中9位，且按位使用；位，且按位使用；6位狀態(tài)標志位：反映位狀態(tài)標志位：反映ALU的執(zhí)行狀態(tài)；的執(zhí)行狀態(tài)；n按照按照ALU指令執(zhí)行的結果設置各狀態(tài)標志位；指令執(zhí)行的結果設置各狀態(tài)標志位；3位控制標志位：控制位控制標志位：控制CPU的某些功能；的某些功能；1514131211109876543210OFDFIFTFSFZFAFPFCF進位標志進位標志零標志零標志符號標志符號標志溢出標志溢出標志方向標志方向標志中斷允許標志中斷允許標志陷阱標志陷阱標志奇偶標志奇偶標志輔助進位

15、標志輔助進位標志2022年5月5日星期四18常用的狀態(tài)標志位常用的狀態(tài)標志位 進位標志位進位標志位CF運算結果有進位或借位時，運算結果有進位或借位時，CF=1，否則，否則CF=0； 溢出標志位溢出標志位OF運算結果超出了數據表示范圍時，運算結果超出了數據表示范圍時，OF=1，否則，否則OF=0； 符號標志位符號標志位SF運算結果為負數時，運算結果為負數時，SF=1，否則，否則SF=0； 零標志位零標志位ZF運算結果為運算結果為0時，時，ZF=1，否則，否則ZF=0；標志位設置標志位設置例例1：3AH + 7CH例例2:0AAH + 7CH2022年5月5日星期四193A H = 0011 10

16、10 B+) 7C H = 0111 1100 B1011 0110 B = 0B6HCF = SF =ZF = OF =1010AA H = 1010 1010 B+) 7C H = 0111 1100 B1 0010 0110 B = (1)26HCF = SF =ZF = OF =01002022年5月5日星期四202.2 存儲器物理地址的形成存儲器物理地址的形成2.2.1 存儲器的結構存儲器的結構2.2.2 物理地址的形成物理地址的形成2.2.3 存儲器單元的地址和內容存儲器單元的地址和內容2022年5月5日星期四212.2.1 存儲器結構存儲器結構主存儲器用于存放系統(tǒng)運行所需要的所有

17、的程序和數據；主存儲器用于存放系統(tǒng)運行所需要的所有的程序和數據；開機后自動從開機后自動從BIOS和輔存中調入數據，掉電后丟失；和輔存中調入數據，掉電后丟失；存儲器的基本單位是存儲器的基本單位是存儲單元存儲單元；每個存儲單元的大小可以是一個字節(jié)，或一個字；每個存儲單元的大小可以是一個字節(jié)，或一個字；n8086 CPU的主存是以字節(jié)進行組織的；的主存是以字節(jié)進行組織的；每個存儲單元都有一個唯一的編號，稱為每個存儲單元都有一個唯一的編號，稱為物理地址物理地址，用于，用于CPU訪問；訪問；存儲器容量單位存儲器容量單位bit、Byte、KB、MB、GB、TB、EB、PB、2022年5月5日星期四22物理

18、地址（物理地址（Physical Address，PA） 將將整個存儲器整個存儲器從第一單元到最后一個單元從第一單元到最后一個單元按按順序編號順序編號所得到的地址稱為物理地址；所得到的地址稱為物理地址； 物理地址可以物理地址可以唯一唯一地標識每一個存儲單元；地標識每一個存儲單元； CPU訪問主存時，必須通過地址總線輸出所訪問主存時，必須通過地址總線輸出所要訪問存儲單元的的物理地址。要訪問存儲單元的的物理地址。系統(tǒng)的最大主存容量系統(tǒng)的最大主存容量取決于地址總線的取決于地址總線的位數；位數；主存儲器主存儲器000B001B010B111B2022年5月5日星期四23CPU對主存儲器的訪問過程對主存

19、儲器的訪問過程CPU通過通過控制總線控制總線，發(fā)出訪存信號，通知主存準備數據讀寫；，發(fā)出訪存信號，通知主存準備數據讀寫；CPU通過通過地址總線地址總線，發(fā)出存儲單元的地址；，發(fā)出存儲單元的地址；主存儲器接收到地址后，譯碼，尋址正確的存儲單元；主存儲器接收到地址后，譯碼，尋址正確的存儲單元；CPU通過通過控制總線控制總線，發(fā)出讀寫的命令；，發(fā)出讀寫的命令；主存儲器將準備執(zhí)行讀寫操作；主存儲器將準備執(zhí)行讀寫操作；CPU通過通過數據總線數據總線，讀出或寫入的數據；，讀出或寫入的數據；CPU主存主存數據總線數據總線地址總線地址總線讀寫控制線讀寫控制線訪存控制線訪存控制線8086需要需要4個時鐘周期，個

20、時鐘周期，80486只需要只需要1個時鐘周期。個時鐘周期。讀讀PA1100 0110允許允許1100 01102022年5月5日星期四242.2.2 8086 CPU對主存的分段管理模式對主存的分段管理模式 分段的原因分段的原因16位系統(tǒng)中，地址總線位系統(tǒng)中，地址總線20根根可尋址主存空間為可尋址主存空間為220=1MB 物理地址區(qū)間物理地址區(qū)間00FFFFFH16位系統(tǒng)中，機器字長位系統(tǒng)中，機器字長16位位運算的最大位數、指針等只有運算的最大位數、指針等只有16位位可直接尋址的空間為可直接尋址的空間為216=64KB直接使用的地址區(qū)間直接使用的地址區(qū)間00FFFFH 因此，采用因此，采用分段

21、方式分段方式管理和訪問主存。管理和訪問主存。2022年5月5日星期四25存儲器的分段管理存儲器的分段管理 分段的思想：分段的思想：將存儲器劃分成將存儲器劃分成若干區(qū)間若干區(qū)間，標記起始地址，區(qū)間內用較，標記起始地址，區(qū)間內用較少位數的地址尋址；少位數的地址尋址；用用兩個兩個16位地址位地址合成的方法形成合成的方法形成一個一個20位的物理地址位的物理地址；n段地址、段內偏移地址（有效地址段地址、段內偏移地址（有效地址) 關于分段的規(guī)定關于分段的規(guī)定段的起始段的起始：每個邏輯段的起始地址必須是每個邏輯段的起始地址必須是16的倍數。的倍數。 即：即：xxxx xxxx xxxx xxxx 0000B

22、 或：或：xxxx0H段的容量段的容量：每個邏輯段的最大容量可以達到每個邏輯段的最大容量可以達到64KB。n注意：注意：各邏輯段之間是可以重疊的各邏輯段之間是可以重疊的。主存實際上并沒有從物理主存實際上并沒有從物理上分段，段的劃分只是來上分段，段的劃分只是來自于自于CPUCPU的管理！的管理！區(qū)間不固定，隨機劃分！區(qū)間不固定，隨機劃分！2022年5月5日星期四26存儲器的分段示意存儲器的分段示意物理地址物理地址00000H12340H12341H 22000H2233FH0FFFFFH主存儲器主存儲器段起始單元段起始單元邏輯段邏輯段1 1段地址為：段地址為：1234H1234H保存于段寄存器中

23、保存于段寄存器中偏移地址偏移地址0000H0001H0002H 0FFFFH段起始單元段起始單元邏輯段邏輯段2 2段地址為：段地址為：2200H2200H保存于段寄存器中保存于段寄存器中偏移地址偏移地址0000H0001H0002H 0FFFFH015段內偏移地址段寄存器190340000 段地址左移4位20位物理地址190圖3.3 物理地址的形成 2022年5月5日星期四28關于分段關于分段 1MB空間最多能分成多少個段？空間最多能分成多少個段？邏輯段最密集的劃分方式邏輯段最密集的劃分方式每隔每隔16個存儲單元開始一個新段，各段都是重疊的；個存儲單元開始一個新段，各段都是重疊的；所以，所以，

24、1MB最多可以有最多可以有2201621664K 個段個段 1MB空間最少能分成多少個段？空間最少能分成多少個段？邏輯段最松散的劃分方式邏輯段最松散的劃分方式每隔每隔 64K 個存儲單元開始一個新段，各段不重疊；個存儲單元開始一個新段，各段不重疊；所以，所以，1MB最少可以有最少可以有 22021616 個段個段2022年5月5日星期四29分段模式下主存儲器的地址類型分段模式下主存儲器的地址類型 物理地址物理地址每個存儲單元在整個存儲器中的唯一標識；每個存儲單元在整個存儲器中的唯一標識； 段地址段地址邏輯段首單元的物理地址的高邏輯段首單元的物理地址的高16位；位； 有效地址有效地址EA（段內偏

25、移地址）（段內偏移地址）該存儲單元相對于段首單元的偏移量；該存儲單元相對于段首單元的偏移量；該單元物理地址該單元物理地址 = 有效地址有效地址 + 段首單元的物理地址；段首單元的物理地址； 邏輯地址邏輯地址由段地址和有效地址表示的存儲單元地址形式；由段地址和有效地址表示的存儲單元地址形式；某單元某單元A的物理地址為的物理地址為23000H若段起始地址為若段起始地址為20000H，即段地址為，即段地址為2000H則則A的有效地址為的有效地址為3000H該段中，該段中，A的邏輯地址可表示為的邏輯地址可表示為2000H:3000H2022年5月5日星期四30 任意一個物理地址均可以用任意一個物理地址

26、均可以用段地址段地址和和偏移地址偏移地址兩部分形成；兩部分形成；邏輯地址邏輯地址：“段地址段地址 ：偏移地址：偏移地址”分段的不同，可導致分段的不同，可導致同一個物理地址對應多個不同的邏輯同一個物理地址對應多個不同的邏輯地址地址。 物理地址物理地址(PA) = 段地址段地址16 + 偏移地址偏移地址段地址段地址：段起始單元物理地址的高：段起始單元物理地址的高16位；位；偏移地址偏移地址：也可稱為：也可稱為有效地址有效地址（EA） ，指實際單元和段，指實際單元和段起始單元之間的距離。起始單元之間的距離。將段地址左移將段地址左移4個二進制位個二進制位物理地址的形成物理地址的形成2022年5月5日星

27、期四312.1.1 Intel 8086 CPU內部結構內部結構功能上，包括運算器和控制器兩大部件；功能上，包括運算器和控制器兩大部件；運算器：負責所有的算術邏輯運算；運算器：負責所有的算術邏輯運算；控制器：負責微機系統(tǒng)的所有控制功能；控制器：負責微機系統(tǒng)的所有控制功能；結構上，包括執(zhí)行單元結構上，包括執(zhí)行單元EU和總線接口單元和總線接口單元BIU兩個模塊；兩個模塊；執(zhí)行單元執(zhí)行單元EUn包括指令譯碼部件、包括指令譯碼部件、ALU和通用寄存器組，負責指令譯碼和執(zhí)行；和通用寄存器組，負責指令譯碼和執(zhí)行；總線接口單元總線接口單元BIUn包括總線控制邏輯和專用的寄存器，負責包括總線控制邏輯和專用的寄

28、存器，負責CPU與外界的通信聯絡；與外界的通信聯絡；2022年5月5日星期四32執(zhí)行部件執(zhí)行部件 （EU)執(zhí)行部分執(zhí)行部分控制電路控制電路ALU標志寄存器標志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用通用寄存器寄存器16位位DB1 2 3 4 5 6內部暫存器內部暫存器 IP ES SS DS CS輸入輸入/輸出輸出控制電路控制電路外部總線外部總線地址地址加法加法器器指令隊列指令隊列總線接口部件總線接口部件 （BIU)20位位AB16位位DB8位位QB8086/8088 CPU功能結構功能結構2022年5月5日星期四331. 執(zhí)行部件執(zhí)行部件EU（Exec

29、ution Unit） 功能功能負責所有指令的譯碼和執(zhí)行；負責所有指令的譯碼和執(zhí)行；(1) 獲取指令代碼，獲取指令代碼，譯碼譯碼后產生控制信號；后產生控制信號；(2) 進行算術和邏輯運算，并根據運算結果進行算術和邏輯運算，并根據運算結果修改標志寄存修改標志寄存器狀態(tài)位狀態(tài)器狀態(tài)位狀態(tài)；(3) 為為BIU提供提供需要傳送的數據需要傳送的數據和和16位有效地址位有效地址。 組成組成寄存器組寄存器組算術邏輯單元算術邏輯單元ALUEU控制部件控制部件2022年5月5日星期四34算術邏輯單元算術邏輯單元ALU 16位的運算器，負責所有的指令執(zhí)行期間的運算；位的運算器，負責所有的指令執(zhí)行期間的運算；算術運

30、算：加、減、乘、除算術運算：加、減、乘、除邏輯運算：與、或、非、異或邏輯運算：與、或、非、異或 8086 CPU的的ALU可完成可完成8位、位、16位數據的運算；位數據的運算； 計算指令執(zhí)行時所需要的存儲單元的有效地址；計算指令執(zhí)行時所需要的存儲單元的有效地址；針對相對尋址、基址加變址尋址、相對基址加變址尋址針對相對尋址、基址加變址尋址、相對基址加變址尋址這三種尋址方式而言；這三種尋址方式而言；2022年5月5日星期四35EU控制部件控制部件 功能功能負責從負責從BIU的指令隊列中取出指令；的指令隊列中取出指令；對指令操作碼進行譯碼分析；對指令操作碼進行譯碼分析；按照按照工作時序工作時序向相關

31、的部件發(fā)送相應的控制信號；向相關的部件發(fā)送相應的控制信號； 組成組成指令寄存器、指令譯碼器指令寄存器、指令譯碼器時序控制部件時序控制部件微操作控制部件微操作控制部件2022年5月5日星期四362. 總線接口部件總線接口部件BIU（Bus Interface Unit） 功能功能負責負責CPU所有的訪問操作所有的訪問操作；n段式方式訪問主存；直接譯碼的方式訪問段式方式訪問主存；直接譯碼的方式訪問I/O端口；端口；(1) 從主存中從主存中讀取指令讀取指令；(2) 計算并形成所要訪問計算并形成所要訪問主存的物理地址主存的物理地址； (3) 訪問主存、訪問訪問主存、訪問I/O，以獲取數據或保存結果。，

32、以獲取數據或保存結果。 組成組成段寄存器和指令指針寄存器等段寄存器和指令指針寄存器等 地址加法器地址加法器指令隊列緩沖器指令隊列緩沖器 總線控制邏輯總線控制邏輯2022年5月5日星期四37指令隊列緩沖器指令隊列緩沖器 功能功能存放預取的指令，共存放預取的指令，共6字節(jié)字節(jié)容量；容量；8088 CPU的指令隊列緩沖器為的指令隊列緩沖器為4字節(jié)字節(jié)容量；容量； 使用規(guī)則使用規(guī)則先進先出先進先出，按順序送入，按順序送入EU執(zhí)行；執(zhí)行；提供提供EU執(zhí)行的所有指令。執(zhí)行的所有指令。 工作過程工作過程順序執(zhí)行程序時，順序執(zhí)行程序時，有空閑即自動取指有空閑即自動取指；程序發(fā)生轉移時，清除緩沖器內容，重新獲取

33、指令。程序發(fā)生轉移時，清除緩沖器內容，重新獲取指令。2022年5月5日星期四38總結：分段管理模式下的訪存總結：分段管理模式下的訪存 CPU要訪問存儲器必須提供物理地址要訪問存儲器必須提供物理地址；一般使用一般使用段寄存器段寄存器與與指針寄存器指針寄存器來共同表示邏輯地址；來共同表示邏輯地址；在在CPU內部由內部由地址加法器地址加法器完成運算，轉換成物理地址輸完成運算，轉換成物理地址輸出訪問主存儲器；出訪問主存儲器； 代碼段段寄存器代碼段段寄存器CS指針寄存器為指針寄存器為IP。 數據段段寄存器數據段段寄存器DS指針寄存器指針寄存器一般一般用用BX、SI、DI。 附加段段寄存器附加段段寄存器E

34、S指針寄存器指針寄存器一般一般用用DI(字符串操作字符串操作)。 堆棧段段寄存器堆棧段段寄存器SS指針寄存器指針寄存器SP指向棧頂，指針寄存指向棧頂，指針寄存器器BP指向棧內任意位置。指向棧內任意位置。2022年5月5日星期四39地址加法器地址加法器 功能功能形成形成16位系統(tǒng)的位系統(tǒng)的20位主存地址。位主存地址。 取指令取指令PA=（CS）16 + IP 取數據取數據PA=（DS/SS/ES）16 + 有效地址有效地址 訪問訪問I/O端口時不需進行運算。端口時不需進行運算。2022年5月5日星期四40指針寄存器指針寄存器 指針寄存器指針寄存器其值可作為存儲單元地址，用于指令或其值可作為存儲單

35、元地址，用于指令或CPU內部執(zhí)行時尋內部執(zhí)行時尋址使用的寄存器。址使用的寄存器。其值改變，所尋址到得存儲單元也會不同，因此形象地稱其值改變，所尋址到得存儲單元也會不同，因此形象地稱之為指針。之為指針。 匯編語言程序中，凡是和地址有關的都可以認為是指針；匯編語言程序中，凡是和地址有關的都可以認為是指針； 寄存器、立即數、變量、標號寄存器、立即數、變量、標號能夠標示一個存儲單元地址，用于尋址；能夠標示一個存儲單元地址，用于尋址；2022年5月5日星期四41執(zhí)行部件執(zhí)行部件 （EU)執(zhí)行部分執(zhí)行部分控制電路控制電路ALU標志寄存器標志寄存器 AH AL BH BLCH CL DH DL SP BP

36、SI DI通用通用寄存器寄存器16位位DB1 2 3 4 5 6內部暫存器內部暫存器 IP ES SS DS CS輸入輸入/輸出輸出控制電路控制電路外部總線外部總線地址地址加法加法器器指令隊列指令隊列總線接口部件總線接口部件 （BIU)20位位AB16位位DB8位位QB8086/8088 CPU功能結構功能結構2022年5月5日星期四42物理地址的形成物理地址的形成2022年5月5日星期四432.2.3 存儲單元中數據的存取方法存儲單元中數據的存取方法 基本原則：基本原則：高高低低原則高高低低原則即即低地址低地址單元存放單元存放低字節(jié)低字節(jié)數據，數據， 高地址高地址單元存放單元存放高字節(jié)高字節(jié)

37、數據。數據。 例如，存儲器如右圖所示例如，存儲器如右圖所示將一個將一個字節(jié)數據字節(jié)數據12H存于存于12340H單元中；單元中；將一個將一個字數據字數據3456H存于存于12341H單元中；單元中；讀取讀取12342H單元中的字數據為：單元中的字數據為： 注意：一般數據存儲遵循注意：一般數據存儲遵循“數據對齊規(guī)則數據對齊規(guī)則”；字數據存放在偶地址單元。字數據存放在偶地址單元。12340H12341H12342H12343H12344H12563410201034H2022年5月5日星期四44練習題練習題 16位位CPU在取指令時，需要用到的寄存器有在取指令時，需要用到的寄存器有和和 ； 訪問訪

38、問堆棧段棧頂單元堆棧段棧頂單元要由要由段寄存器和段寄存器和寄存器組合寄存器組合來尋址，訪問來尋址，訪問堆棧段中的單元堆棧段中的單元要由要由段寄存器和段寄存器和寄寄存器組合來尋址；存器組合來尋址； 訪問訪問數據段中的單元數據段中的單元要由要由 段寄存器和段寄存器和 寄寄存器組合來尋址；存器組合來尋址； 在在16位微機系統(tǒng)中，一個程序位微機系統(tǒng)中，一個程序最多最多能同時使用能同時使用個數據段。個數據段。CSIPSSSPSSBPDSBX、SI、DI3DS、ES、SS2022年5月5日星期四45接口技術基礎接口技術基礎2.1.3 Intel 8086 微處理器引腳說明微處理器引腳說明補充補充 Inte

39、l 8086 CPU工作時序工作時序2022年5月5日星期四462.1.3 Intel 8086 微處理器引腳說明微處理器引腳說明最小模式最小模式僅有僅有8086 CPU一個處理器，產生系統(tǒng)所需的所有控制信號；一個處理器，產生系統(tǒng)所需的所有控制信號；8086 CPU始終占用總線控制權始終占用總線控制權，其他模塊使用需要申請；，其他模塊使用需要申請；最大模式：最大模式：系統(tǒng)內包含多個處理器系統(tǒng)內包含多個處理器8086 CPU為為主處理器主處理器，和其他，和其他協處理器協處理器構成多處理器系統(tǒng)；構成多處理器系統(tǒng)；n專用于數值計算的協處理器專用于數值計算的協處理器8087n專用于輸入輸出操作的協處理

40、器專用于輸入輸出操作的協處理器8089總線控制邏輯由總線控制器總線控制邏輯由總線控制器8288產生和控制；產生和控制；n8086 CPU輸出傳送類型的編碼，由輸出傳送類型的編碼，由8288轉換為系統(tǒng)總線控制命令；轉換為系統(tǒng)總線控制命令；2022年5月5日星期四478086/8088 CPU芯片引腳芯片引腳 Intel 8086 CPU采用采用40條引腳，雙列直插式（條引腳，雙列直插式（DIP）封裝；）封裝； 8086 CPU有有16根數據總線，可一次性向外傳送根數據總線，可一次性向外傳送16位信息；位信息；故稱為故稱為16位微處理器；位微處理器； 40根引腳可分做四部分：根引腳可分做四部分：地

41、址總線地址總線數據總線；數據總線；n采用采用分時復用分時復用設置地址數據總線設置地址數據總線控制總線；控制總線；時鐘和電源線；時鐘和電源線；8086CPU2022年5月5日星期四488086 CPU引腳圖引腳圖33號引腳號引腳MN/MX#工作模式選擇控制線工作模式選擇控制線高電平高電平最小模式最小模式低電平低電平最大模式最大模式其余總線可分為其余總線可分為2部分部分兩種模式公用總線兩種模式公用總線與工作模式相關總線與工作模式相關總線01020304050607080910111213141516171819204039383736353433323130292827262524232221GN

42、DAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCC（5V）AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD（RQ/GT0） HLDA（RQ/GT1）WR（LOCK）M/IO（S2）DT/R（S1）DEN（S0）ALE（QS0）INTA（QS1）TESTREADYRESET80862022年5月5日星期四498086 CPU引腳分類引腳分類兩種模式公用總線兩種模式公用總線地址地址/數據數據復用復用總線和地址總線和地址/狀態(tài)狀態(tài)復用復用總線；總線；高高8位數據總線允許位數據

43、總線允許/狀態(tài)線；狀態(tài)線；控制總線；控制總線；與工作模式相關總線與工作模式相關總線總線控制信號；總線控制信號；寫控制總線；寫控制總線；總線狀態(tài)控制總線；總線狀態(tài)控制總線；中斷響應、隊列狀態(tài)信號中斷響應、隊列狀態(tài)信號2 21616、3939號引腳號引腳35353838號引腳號引腳3434號引腳號引腳1 1、1919、2020、4040號引腳號引腳1717、1818、2121號引腳號引腳2222、2323、3232號引腳號引腳3030、3131號引腳號引腳2929號引腳號引腳26262828號引腳號引腳2424、2525號引腳號引腳2022年5月5日星期四50地址總線與數據總線地址總線與數據總線地

44、址地址/數據數據復用復用總線總線AD15AD0：每個總線周期開始每個總線周期開始(T1時刻時刻)，為，為16位地址總線；位地址總線；其余時間為其余時間為16位數據總線；位數據總線；地址地址/狀態(tài)狀態(tài)復用復用總線總線A19A16/S6S3：每個總線周期開始每個總線周期開始(T1時刻時刻)，傳送高，傳送高4位地址總線；位地址總線；其余時間為其余時間為4位狀態(tài)總線，指示位狀態(tài)總線，指示CPU的狀態(tài)；的狀態(tài)；nS4和和S3：現行使用哪個段寄存器；：現行使用哪個段寄存器；nS5 ：中斷允許標志位狀態(tài)（：中斷允許標志位狀態(tài)（IF）；）；nS6：指示是否：指示是否8086使用總線，使用總線，0是，是，1否否

45、 。S4S3段段R00ES01SS10CS11DS2 21616、3939號引腳號引腳35353838號引腳號引腳2022年5月5日星期四51高高8位數據總線允許位數據總線允許/狀態(tài)線狀態(tài)線BHE#/S7 在在T1時刻，作為時刻，作為BHE#信號信號BHE#為低電平時，允許使用高為低電平時，允許使用高8位數據總線位數據總線D15D8；BHE#與與A0結合，決定數據訪問類型；結合，決定數據訪問類型； 其余時間，作為其余時間，作為S7狀態(tài)信號，狀態(tài)信號， 8086 CPU對對S7沒有定義。沒有定義。3434號引腳號引腳2022年5月5日星期四52時鐘、電源線時鐘、電源線 時鐘信號時鐘信號CLK輸入

46、總線；輸入總線；8086 CPU需要占空比需要占空比(高低電平比高低電平比)為為1:3的基本定時脈沖；的基本定時脈沖； 電源信號電源信號Vcc接正電壓（接正電壓（+5V0.5V）；）； 地線地線GND輸入地線；輸入地線；共兩條接地線。共兩條接地線。1 1、1919、2020、4040號引腳號引腳2022年5月5日星期四53中斷控制總線中斷控制總線 可屏蔽中斷請求信號可屏蔽中斷請求信號INTR輸入總線，引入輸入總線，引入可屏蔽中斷源可屏蔽中斷源的中斷請求信號；的中斷請求信號； 非屏蔽中斷請求信號非屏蔽中斷請求信號NMI輸入總線，引入輸入總線，引入非可屏蔽中斷非可屏蔽中斷請求信號，請求信號，上升沿

47、有效上升沿有效； 復位信號復位信號RESET輸入總線，高電平時，輸入總線，高電平時，CPU停止當前操作，初始化內部寄停止當前操作，初始化內部寄存器，并從物理地址為存器，并從物理地址為0FFFF0H的單元開始執(zhí)行程序。的單元開始執(zhí)行程序。1717、1818、2121號引腳號引腳2022年5月5日星期四54讀寫控制總線讀寫控制總線 讀控制信號讀控制信號RD#三態(tài)、輸出總線，低電平有效；三態(tài)、輸出總線，低電平有效；由由M/IO#的狀態(tài)決定是讀存儲器還是的狀態(tài)決定是讀存儲器還是I/O設備設備 ； 等待控制信號等待控制信號READY輸入總線，決定是否需要插入等待周期輸入總線，決定是否需要插入等待周期Tw

48、以延長一次以延長一次總線操作，總線操作，低電平時插入低電平時插入Tw狀態(tài)狀態(tài)； 等待測試控制信號等待測試控制信號TEST#輸入總線，低電平時結束等待狀態(tài)，繼續(xù)執(zhí)行指令；輸入總線，低電平時結束等待狀態(tài)，繼續(xù)執(zhí)行指令；與與WAIT指令結合使用，決定指令結合使用，決定WAIT指令是否結束；指令是否結束；2222、2323、3232號引腳號引腳2022年5月5日星期四55總線控制總線總線控制總線 最小模式：最小模式：總線保持請求信號總線保持請求信號HOLD、總線保持響應信號、總線保持響應信號HLDA；HOLD為請求輸入信號，為請求輸入信號，HLDA為響應輸出信號；為響應輸出信號；在在8086 CPU與

49、與DMAC之間轉移總線的使用權；之間轉移總線的使用權； 最大模式：最大模式：請求請求/允許總線訪問控制信號允許總線訪問控制信號RQ#/GT0#和和RQ#/GT1# ；控制控制協處理器協處理器與與8086 CPU之間總線使用權的轉移；之間總線使用權的轉移；RQ#請求輸入信號；請求輸入信號；GT#響應輸出信號；響應輸出信號；n每根都是雙向控制信號，每根都是雙向控制信號，RQ#/GT0#的優(yōu)先權較高；的優(yōu)先權較高；3030、3131號引腳號引腳2022年5月5日星期四56寫控制總線寫控制總線 最小模式：寫控制信號最小模式：寫控制信號WR#；輸出總線，三態(tài)，低電平有效；輸出總線，三態(tài)，低電平有效；由由

50、M/IO#的狀態(tài)決定是寫存儲器還是的狀態(tài)決定是寫存儲器還是I/O設備設備 ； 最大模式：總線封鎖信號最大模式：總線封鎖信號LOCK#；輸出總線，三態(tài)，低電平有效；輸出總線，三態(tài)，低電平有效；用于封鎖其他主設備占用總線的請求，以保證某些操作用于封鎖其他主設備占用總線的請求，以保證某些操作的完整性；的完整性；可使用前綴指令可使用前綴指令LOCK來設置該信號；來設置該信號；2929號引腳號引腳2022年5月5日星期四57總線狀態(tài)控制總線總線狀態(tài)控制總線 最小模式：數據允許信號最小模式：數據允許信號DEN#、數據發(fā)送、數據發(fā)送/接收控制信號接收控制信號DT/R#、存儲器、存儲器/IO控制信號控制信號M

51、/IO#；DEN#：三態(tài)輸出總線，作為系統(tǒng)總線收發(fā)器的選通信號；：三態(tài)輸出總線，作為系統(tǒng)總線收發(fā)器的選通信號；DT/R#：三態(tài)輸出總線，區(qū)分：三態(tài)輸出總線，區(qū)分CPU的輸入的輸入/輸出操作；輸出操作；M/IO#：輸出總線，區(qū)分：輸出總線，區(qū)分CPU訪問存儲器還是訪問存儲器還是I/O端口；端口； 最大模式：總線周期狀態(tài)信號最大模式：總線周期狀態(tài)信號S2#、S1#、S0#；三態(tài)輸出總線；三態(tài)輸出總線；反映反映8086 CPU外部總線周期的操作類型；外部總線周期的操作類型；總線控制器總線控制器8288對其進行譯碼，產生需要的控制信號；對其進行譯碼，產生需要的控制信號；26262828號引腳號引腳20

52、22年5月5日星期四58總線周期狀態(tài)信號總線周期狀態(tài)信號S2#、S1#、S0# 總線周期的總線周期的T4周期周期內，內，S2#、S1#、S0#的變化指的變化指示一個示一個新的總線周期新的總線周期的的開始；開始； T3或或Tw周期周期內，內，S2#、S1#、S0#返回返回無效狀態(tài)無效狀態(tài)，表示一個總線周期的結表示一個總線周期的結束；束； DMA方式方式下，下，S2#、S1#、S0#處于處于高阻狀態(tài)高阻狀態(tài)；S2# S1# S0# 操作類型操作類型控制信號控制信號000中斷響應中斷響應INTA#001讀讀I/O端口端口IORC#010寫寫I/O端口、端口、超前寫超前寫I/O端口端口IOWC#、AI

53、OWC#011暫停暫停無無100取指令取指令MRDC#101讀存儲器讀存儲器MRDC#110寫存儲器、寫存儲器、超前寫存儲器超前寫存儲器MWTC#、AMWC#111無效無效無無2022年5月5日星期四59中斷響應、隊列狀態(tài)信號中斷響應、隊列狀態(tài)信號最小模式：中斷響應信號最小模式：中斷響應信號INTA#、地址鎖存允許信號、地址鎖存允許信號ALE INTA#：輸出總線，低電平有效，用于：輸出總線，低電平有效，用于響應響應INTR請求請求； ALE：輸出總線，：輸出總線，T1周期有效，用于將地址周期有效，用于將地址/數據復用總數據復用總線上的地址信息保存至線上的地址信息保存至鎖存器鎖存器中；中；最大

54、模式：最大模式：指令隊列狀態(tài)信號指令隊列狀態(tài)信號QS1、QS2； 輸出總線，用于指示輸出總線，用于指示CPU內指令隊列的狀態(tài)；內指令隊列的狀態(tài)；QS1QS0含義含義00空操作空操作01從隊列中取出指令的第一個字節(jié)從隊列中取出指令的第一個字節(jié)10隊列空隊列空11從隊列中取出指令的從隊列中取出指令的后續(xù)字節(jié)后續(xù)字節(jié)2424、2525號引腳號引腳2022年5月5日星期四60補充補充 Intel 8086 CPU工作時序工作時序系統(tǒng)的復位和啟動操作系統(tǒng)的復位和啟動操作最小模式下的總線讀操作最小模式下的總線讀操作最小模式下的總線寫操作最小模式下的總線寫操作2022年5月5日星期四61CPU與主存儲器的連

55、接與主存儲器的連接CPUMM地址地址鎖存器鎖存器AD15AD0A19A16 /S6S3A19A0D15D0T1時刻時刻T2T4時刻時刻T1T4時刻時刻ALE總線總線收發(fā)器收發(fā)器DEN2022年5月5日星期四621、系統(tǒng)的復位和啟動操作、系統(tǒng)的復位和啟動操作當當8086 CPU的的RESET引腳引腳上檢測上檢測到有上升沿時，進入復位時序；到有上升沿時，進入復位時序；時鐘脈沖時鐘脈沖CLK同步外部復位信號同步外部復位信號內部內部RESET在外部在外部RESET有效有效后的時鐘周期上升沿有效；后的時鐘周期上升沿有效；復位狀態(tài)復位狀態(tài)地址線浮空，地址線浮空，ALE、HLDA信號信號無效，其他控制信號保持半個時無效，其他控制信號保持半個時鐘周期高電平，再浮空；鐘周期高電平，再浮空；內部寄存器清零（內部寄存器清零（CS除外，置除外，置為為0FFFFH），指令隊列清空。），指令隊列清空。2022年5月5日星期四632、最小模式下的總線讀操作、最小模式下的總線讀操作T1 數據數據/地址復用線發(fā)地址信息地址復用線發(fā)地址信息在在ALE 控制下，地址信息被鎖存器鎖存，并經控制下，地址信息被鎖存器