超大規(guī)模集成電路第一章

1、超大規(guī)模集成電路基礎(chǔ)超大規(guī)模集成電路基礎(chǔ)Fundamental of VLSI 齊洪鋼齊洪鋼中國(guó)科學(xué)院研究生院信息科學(xué)與工程學(xué)院課程課程l上課時(shí)間：每周一，三 第一、二節(jié)課l學(xué)時(shí)：40， 學(xué)分：2l上課地點(diǎn)： S306l答疑時(shí)間（Office Hour）：周三上午第三、四節(jié)，地點(diǎn)：N115（教師休息室）l教材：l數(shù)字集成電路電路、系統(tǒng)與設(shè)計(jì)，Jan M. Rabaey著,周潤(rùn)德等譯，電子工業(yè)出版社，2004年。l參考教材：l超大規(guī)模集成電路與系統(tǒng)導(dǎo)論，John P. Uyemura著，周潤(rùn)德 譯，電子工業(yè)出版社，2004年。l納米CMOS集成電路從基本原理到專(zhuān)用芯片實(shí)現(xiàn)，Harry Veend

2、rick著，周潤(rùn)德 譯，電子工業(yè)出版社，2011年。 l不僅限于以上教材不僅限于以上教材成績(jī)成績(jī)l平時(shí)成績(jī)：50%l文獻(xiàn)閱讀l作業(yè)要求：認(rèn)真思考，獨(dú)立完成，按時(shí)提交，遲交扣分。l期末成績(jī)：50% （課堂開(kāi)卷考試）l課堂講述的重點(diǎn)內(nèi)容開(kāi)課目的開(kāi)課目的l集成電路設(shè)計(jì)是未來(lái)科技發(fā)展的重要研究方向。l集成電路設(shè)計(jì)有非常廣闊的行業(yè)發(fā)展前景。lIntellAMDlXilinxlAlteralTIlSTlMTKl龍芯l中星微課程目標(biāo)課程目標(biāo)l廣泛了解集成電路的基礎(chǔ)知識(shí)，但對(duì)深度不做要求。l學(xué)習(xí)集成電路的原理和應(yīng)用。l靜態(tài)和動(dòng)態(tài)門(mén)級(jí)電路l組合邏輯電路l時(shí)序電路l了解集成電路國(guó)內(nèi)外發(fā)展情況，發(fā)展方向。l培養(yǎng)科研

3、型和工程型人才。課程基礎(chǔ)課程基礎(chǔ)l數(shù)學(xué)l微積分l概率統(tǒng)計(jì)l數(shù)學(xué)建模l數(shù)字電路 l數(shù)字邏輯電路l電路基礎(chǔ)課程內(nèi)容課程內(nèi)容l第一章：介紹l第二章：制造工藝l第三章：器件l第四章：導(dǎo)線l第五章：CMOS反相器l第六章：組合邏輯電路l第七章：時(shí)序邏輯電路l第八章：互連問(wèn)題l第九章：時(shí)序問(wèn)題l第十章：運(yùn)算單元設(shè)計(jì)超大規(guī)模集成電路基礎(chǔ)超大規(guī)模集成電路基礎(chǔ)Fundamental of VLSI第一章第一章 介紹介紹集成電路集成電路l集成電路l將晶體管和電阻電容等器件組合在一起完成特定功能的電路l目標(biāo)：高集成度，低成本，低功耗l在集成電路上“塞進(jìn)”更多的元件l集成電路的規(guī)模集成電路集成電路世界上第一臺(tái)計(jì)算機(jī)計(jì)

4、算機(jī)CPU摩爾法則摩爾法則 集成電路應(yīng)用集成電路應(yīng)用l應(yīng)用范圍l計(jì)算機(jī)l網(wǎng)絡(luò)l移動(dòng)通信l系統(tǒng)控制l消費(fèi)電子集成電路在手機(jī)中應(yīng)用數(shù)字電路設(shè)計(jì)層次抽象數(shù)字電路設(shè)計(jì)層次抽象n+n+SGD+DEVICECIRCUITGATEMODULESYSTEM數(shù)字電路設(shè)計(jì)劃分?jǐn)?shù)字電路設(shè)計(jì)劃分lArchitecture ：描述系統(tǒng)功能lMicroarchitecture：描述Architecture如何劃分成寄存器和功能單元lLogic: 描述如何構(gòu)成功能單元lCircuit：描述晶體管如何構(gòu)成 LogiclPhysical：描述芯片的版圖設(shè)計(jì)設(shè)計(jì)尺度設(shè)計(jì)尺度l如何評(píng)估集成電路的性能l成本l可靠性l速度l功耗l固定

5、成本 NRE（non-recurrent engineering）costl與產(chǎn)品銷(xiāo)售量無(wú)關(guān)l設(shè)計(jì)開(kāi)發(fā)時(shí)間和人力l一次性投入：設(shè)備、基礎(chǔ)設(shè)施、市場(chǎng)、銷(xiāo)售l可變成本l直接用于制造產(chǎn)品的費(fèi)用，與產(chǎn)量成比例l部件生產(chǎn)成本l組裝費(fèi)l測(cè)試費(fèi)集成電路成本集成電路成本晶圓單個(gè)芯片l成本計(jì)算l每個(gè)集成電路成本=每個(gè)集成電路的可變成本+固定成本/產(chǎn)量l可變成本=（芯片成本+芯片測(cè)試成本+封裝成本）/最終測(cè)試的成品率l芯片成本=晶圓成本/（每個(gè)晶圓包含芯片數(shù)x芯片成品率）集成電路成本集成電路成本l芯片成品率l芯片成品率=（1+單位面積缺陷數(shù)x芯片面積/）- ( 約等于 3)l芯片成本=f（芯片面積）4集成電路成本

6、集成電路成本功能性和穩(wěn)定性功能性和穩(wěn)定性l電路噪聲l邏輯點(diǎn)上不希望發(fā)生的電壓和電流變化i(t)v(t)VDD電感耦合電容耦合電源線和地線噪聲功能性和穩(wěn)定性功能性和穩(wěn)定性l數(shù)字信號(hào)表示l數(shù)字信號(hào)l信號(hào)離散化表示l二進(jìn)制數(shù)字信號(hào)l電平與數(shù)字信號(hào)轉(zhuǎn)換0,1x1,0OHOLVV“ 0”VOLVILVIHVOH不確定區(qū)域“ 1”功能性和穩(wěn)定性功能性和穩(wěn)定性l電壓傳輸特性VTCl表示反相器的輸入輸出電壓關(guān)系V(x)V(y)VOHVOLVM VOHVOLfV(y)=V(x)開(kāi)關(guān)閾值電壓開(kāi)關(guān)閾值電壓VOH = f(VOL)VOL = f(VOH)VM = f(VM)功能性和穩(wěn)定性功能性和穩(wěn)定性lVTC增益l表

7、示輸入輸出電壓在局部的關(guān)系l=dVout/dVinVILVIHVin斜率 = -1斜率 = -1VOLVOHVout“ 0”VOLVILVIHVOH不確定區(qū)“ 1”功能性和穩(wěn)定性功能性和穩(wěn)定性l噪聲容限高電平噪聲容限低電平噪聲容限VIH VIL不確定區(qū)不確定區(qū)10VOH VOLNMHNML門(mén)輸出門(mén)輸出門(mén)輸入門(mén)輸入LILOLHOHIHNMVVNMVV功能性和穩(wěn)定性功能性和穩(wěn)定性l再生性v0v1v2v3v4v5v6反相器鏈2V (Volt)4v0v1v2t (nsec)02 11356810MOS反相器鏈的模擬響應(yīng)功能性和穩(wěn)定性功能性和穩(wěn)定性l再生性v0v1v3finv(v)f(v)v3outv2

8、inv2v1f(v)finv(v)v3outv0in具有再生性門(mén)不具有再生性門(mén)功能性和穩(wěn)定性功能性和穩(wěn)定性l抗噪聲能力l系統(tǒng)在噪聲存在的情況下正確處理和傳遞信息的能力。l噪聲源類(lèi)型l與信號(hào)擺幅Vsw成比例的噪聲gVsw（節(jié)點(diǎn)內(nèi)部噪聲源）l固定噪聲源fVNf2iswNMiNfjswijVVfVg V212iiN fis wjjf VVg10V OHNMHNML輸出輸出輸入輸入V OLVM功能性和穩(wěn)定性功能性和穩(wěn)定性l扇入和扇出l扇出l連接到驅(qū)動(dòng)門(mén)輸出端的負(fù)載門(mén)的數(shù)目l扇出影響門(mén)的邏輯輸出電平l扇入l邏輯門(mén)的輸入數(shù)目l扇入較大的門(mén)比較復(fù)雜，會(huì)使靜態(tài)和動(dòng)態(tài)特性變差NM功能性和穩(wěn)定性功能性和穩(wěn)定性l理

9、想數(shù)字門(mén)l過(guò)渡區(qū)增益無(wú)窮大l門(mén)的閾值位于邏輯擺幅的中點(diǎn)l高低電平噪聲容限等于電壓擺幅的一半l輸入阻抗無(wú)窮大l輸出阻抗為零dVout/dVin = VinVoutNMHVin (V)Vout(V)NMLVM0.01.02.03.04.05.01.02.03.04.05.0性能性能l數(shù)字電路的計(jì)算能力由其性能決定l性能由時(shí)鐘周期時(shí)間或時(shí)鐘頻率表示l周期(cycle)越短，單位時(shí)間內(nèi)的周期數(shù)越多，即時(shí)鐘頻率越高lT=1/f l時(shí)鐘周期由多種因素決定l信號(hào)通過(guò)邏輯電路的傳播時(shí)間l數(shù)據(jù)出入寄存器所需要的時(shí)間l時(shí)鐘延遲DClkQLogicDClkQ傳播延時(shí)傳播延時(shí)l門(mén)的傳播延時(shí)tp定義了它對(duì)輸入端信號(hào)變化的響應(yīng)速度2pLHpHLptttVouttftpHLtpLHtrtVint90%10%50%50%傳播延時(shí)傳播延時(shí)l一階RC網(wǎng)絡(luò)的傳播延時(shí)l輸出電壓50%點(diǎn)的時(shí)間l輸出電壓從10%到90%點(diǎn)的時(shí)間/( )(1)toutvteVvoutvinCR一階RC網(wǎng)絡(luò)ln(2)0.69tln(9)2.2tRC功耗和能耗功耗和能耗l功耗類(lèi)型l靜態(tài)功耗l動(dòng)態(tài)功耗l電路功耗影響l成本l耗電量l性能l延時(shí)：PDF（功耗-延時(shí)積）為常數(shù)l可靠性l散熱功耗和能耗功耗和能耗l功耗計(jì)算l峰值功耗l平均功耗l一階RC網(wǎng)絡(luò)的能量損耗l網(wǎng)絡(luò)提供能量l能量損耗supmax ( )peakpeak