DDS原理及AD9954應(yīng)用設(shè)計(jì)_LLL

1、DDS原理及AD9954應(yīng)用設(shè)計(jì)梁立林2009.7.25主講內(nèi)容 DDS原理 AD9954簡介 AD9954的模塊程序 AD9954的PCB設(shè)計(jì)DDS簡介 全稱Direct Digital Synthesizer（直接數(shù)字合成），直接數(shù)字式頻率合成技術(shù)原理是根據(jù)奈奎斯特采樣定律，從連續(xù)信號的相位出發(fā)將一個(gè)正弦信號取樣、量化、編碼，形成一個(gè)正弦函數(shù)表，存于EPROM中。 合成時(shí)，通過改變相位累加器的頻率控制字來改變相位增量。相位增量不同，一個(gè)正弦周期內(nèi)的采樣點(diǎn)數(shù)不同。在時(shí)鐘頻率即采樣頻率不變的情況下，通過相位增量的改變來實(shí)現(xiàn)頻率的改變。02468101214161820-1-0.8-0.6-0.

2、4-0.200.20.40.60.814.DDS信號源的優(yōu)點(diǎn) 頻率分辨率高： 頻率切換快：可達(dá)到納秒級。 輸出相對帶寬較寬：040Fclk。 頻率變化時(shí)相位連續(xù)。 輸出信號靈活：可產(chǎn)生任意波形數(shù)據(jù)，并可產(chǎn)生FSK、PSK、ASK、MSK等信號。2clkNFf 5.DDS信號源的缺點(diǎn) 雜散抑制較差。來源有三個(gè)： 相位累加器相位舍位造成的雜散、 幅度量化誤差(由存儲(chǔ)器有限字長引起)造成的雜 散和DAC非理想特性造成的雜散。 輸出帶寬較窄：無法應(yīng)用到微波波段。解決辦法：DDSPLL的方法。1.DDS信號源的原理 一個(gè)純凈的單頻信號可表示為：只要它的幅度U和初始相位0不變，它的頻譜就是位于f0的一條譜

3、線。為了分析簡化起見，可令U=1， 0 =0 。則上式變?yōu)椋?0( )sin(2)u tUf t0( )sin(2)sin ( )u tf tt如果對上式的信號進(jìn)行采樣，采樣周期為Tc（即采樣頻率為fc），則可得到離散的波形序列：相應(yīng)的離散相位序列為：式中：是連續(xù)兩次采樣之間的相位增量。 0( )sin(2)cu nf nT(0,1,2.)n 0( )2cnf nTn (0,1,2.)n 0022ccff Tf 根據(jù)采樣定理： 因此，只要滿足該條件，即可從采樣的信號中恢復(fù)出原信號的頻率。由前式可知，決定信號頻率的是相位的增量因此，只要控制這個(gè)相位增量，就可以控制合成信號的頻率。現(xiàn)將整個(gè)周期的相

4、位2分成M份，每一份為 ：12ocff2M若每次的相位增量選擇為的K倍，即可得到信號的頻率：相應(yīng)的模擬信號為：式中K和M都是正整數(shù)，根據(jù)采樣定理的要求，K的最大值應(yīng)小于M的1/2。 02cckKffTM( )sin(2)cKu tf tM綜上所述，在采樣頻率一定的情況下，可以通過控制兩次采樣之間的相位增量（不得大于）來控制所得離散序列的頻率，經(jīng)保持、濾波之后可唯一的恢復(fù)出此頻率的模擬信號。 由上面的分析，DDS可由下列兩次變換來實(shí)現(xiàn): (1)從不變量K以時(shí)鐘fc產(chǎn)生量化的相位序列。這個(gè)過程一般由一個(gè)以fc作時(shí)鐘的N位相位累加器來實(shí)現(xiàn)。 (2)從離散量化的相位序列產(chǎn)生對應(yīng)的正弦信號的離散幅度序列

5、。這個(gè)過程可對波形ROM進(jìn)行尋址來完成。把量化的數(shù)字波形經(jīng)模數(shù)(D/A)轉(zhuǎn)換，再通過低通濾波器LPF就得到頻率為f0的余弦信號。不變量K被稱為相位增量，也叫頻率控制字。DDS信號源的硬件實(shí)現(xiàn) 1.波形查找表中的數(shù)據(jù)是什么? 2.如何實(shí)現(xiàn)頻率可調(diào)? 3.如何實(shí)現(xiàn)頻率增大時(shí)仍能遍歷查找表中的原有數(shù)據(jù)? 4.如何實(shí)現(xiàn)相位改變? 1.波形查找表是一個(gè)ROM或RAM,存放的是一個(gè)周期的采樣數(shù)據(jù),存儲(chǔ)器的寬度是波形的量化級數(shù),深度是采樣點(diǎn)的數(shù)目. 2.地址產(chǎn)生器,地址變化快慢,決定了輸出一個(gè)波形所需的時(shí)間,從而實(shí)現(xiàn)頻率可調(diào). 3.N-MD,累加器的輸出是以1為步進(jìn)的. 4.相位字決定初相.DDS參數(shù)計(jì)算與

6、選擇 1.輸出頻率的計(jì)算 式中,N為相位累加器位寬,FW為輸入頻率字。計(jì)算舉例： 系統(tǒng)時(shí)鐘為：50MHz； 相位累加器位寬為：16位； 輸入頻率控制字為：2048； 2outclkNF WFF616204850 101.56252outFMHz 2.參數(shù)選擇 系統(tǒng)時(shí)鐘頻率Fclk； 相位累加器位寬N； 頻率字位寬M 相位字位寬D。技巧：使Fclk是 的整數(shù)倍的時(shí)候，可使輸出頻率是頻率字的倍數(shù)。舉例：Fclk:166.67MHz N:24bit M:20bit D:10bit ROM數(shù)據(jù)位寬：8bit ROM地址位寬：10bit2N轉(zhuǎn)換器DA D/A轉(zhuǎn)換器的作用是把己經(jīng)合成的正弦波的數(shù)字量轉(zhuǎn)換成

7、模擬量。正弦幅度量化序列S(n)經(jīng)D/A轉(zhuǎn)換后變成了包絡(luò)為正弦波的階梯波S(t) 。低通濾波器 對D/A輸出的階梯波S(t)進(jìn)行頻譜分析可知S(t)中除主頻f0外，還存在分布在fc， 2fc兩邊f(xié)o處的非諧波分量，幅值包絡(luò)為辛格函數(shù)，因此為了取出主頻f0，必須在D/A轉(zhuǎn)換器的輸出端接入截止頻率為fC/2的低通濾波器。3.DDS信號源的主要指標(biāo) 輸出頻率范圍：信號發(fā)生器關(guān)鍵的指標(biāo)之一就是輸出信號的頻率范圍。假設(shè)DDS的工作時(shí)鐘頻率是f clk，由于DDS是一個(gè)采樣系統(tǒng)，所以由奈奎斯特定理可知，理論上DDS輸出信號頻率范圍為050% f cLK?？紤]到低通濾波器的特性和設(shè)計(jì)難度以及對輸出信號雜散的

8、抑制，DDS實(shí)際輸出頻率范圍可達(dá)0-40% f c。 信號發(fā)生器的另一個(gè)關(guān)鍵指標(biāo)是DDS的無雜散動(dòng)態(tài)比（SFDR）性能要好。相位截?cái)嗾`差帶來的雜散分布和雜散大小情況與頻率控制字、頻率控制字字長、相位截?cái)嚅L度有關(guān)。 頻率分辨率：頻率分辨率定義為DDS信號源的最小頻率變化量。由前述原理可知，當(dāng)頻率控制字為1時(shí)，輸出信號頻率有最小的變化量：若時(shí)鐘頻率fclk不變，DDS的頻率分辨率就由相位累加器的位數(shù)N決定。因?yàn)镹一般取得很大，如32位、48位，使得分辨率高，達(dá)到微赫茲級。2clkNff 頻率穩(wěn)定度：DDS的頻率穩(wěn)定度很高，可 達(dá)到1107量級。 輸出幅度：輸出幅度可在0.520V之間可 調(diào)。 輸出

9、頻率的類型：現(xiàn)在常用的芯片可輸出 正弦波、方波、三角波等波形。6.DDS的調(diào)制機(jī)理 頻率調(diào)制： DDS的開關(guān)速度非?？?，而且輸出相位是連續(xù)的。因此，在累加器的輸入端增加一個(gè)加法器，就可以實(shí)現(xiàn)頻移鍵控(FSK)。若在累加器前面加一個(gè)累加器，則后一個(gè)累加器的相位輸出呈現(xiàn)平方函數(shù)特性，即可實(shí)現(xiàn)線性調(diào)頻功能，如果在累加器前面加一個(gè)ROM(或RAM)，則可由軟件來控制完成非線性調(diào)頻功能。 相位調(diào)制：累加器的輸出信號是代表相位值的數(shù)字信號，因此在累加器的后面加一個(gè)加法器就可以很容易地實(shí)現(xiàn)相移或相位調(diào)制。其相位分辨率由加法器的位數(shù)決定。例如：14位加法器可提供0.02197度的相位分辨率。 幅度調(diào)制： 波形存儲(chǔ)器ROM的輸出為離散的正弦函數(shù)的幅度值，若在ROM和D/A轉(zhuǎn)換器之間加入一個(gè)數(shù)字乘法器，那么就可以方便地實(shí)現(xiàn)幅度調(diào)制，調(diào)幅的精度則由DAC的精度決定。AD9954介紹特性： 400MPS內(nèi)部時(shí)鐘速度 集成14位DAC 可編程相位/幅度 32bit頻率字 串行I/0控制 超高速模擬比較器 自動(dòng)線性和非線性掃頻能力 1.8V電源供應(yīng) 集成1024字