時(shí)序邏輯電路的設(shè)計(jì)學(xué)習(xí)教案

1、會(huì)計(jì)學(xué)1時(shí)序時(shí)序(sh x)邏輯電路的設(shè)計(jì)邏輯電路的設(shè)計(jì)第一頁(yè)，共33頁(yè)。 分析下圖所示的時(shí)序電路的邏輯功能(gngnng)，寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出函數(shù)，畫(huà)出電路的狀態(tài)表和轉(zhuǎn)移圖，并說(shuō)明電路能否自啟動(dòng)。 Y Q1 Q2 1J C1 1K 1J C1 1K 1J C1 1K & Q0 FF0 FF1 FF2 CLK 第1頁(yè)/共33頁(yè)第二頁(yè)，共33頁(yè)。1 設(shè)計(jì)一個(gè)按自然態(tài)序變化的7進(jìn)制同步加法計(jì)數(shù)(j sh)器，計(jì)數(shù)(j sh)規(guī)則為逢七進(jìn)一，產(chǎn)生一個(gè)進(jìn)位輸出。 000001010011 /0 110101100 /0 /0 /0 /0 /0 排列順序： /Y nnnQQQ01

2、2 /1 狀態(tài)(zhungti)化簡(jiǎn)2狀態(tài)分配3已經(jīng)最簡(jiǎn)。已是二進(jìn)制狀態(tài)。建立原始狀態(tài)圖第2頁(yè)/共33頁(yè)第三頁(yè)，共33頁(yè)。4選觸發(fā)器，求時(shí)鐘(shzhng)、輸出、狀態(tài)、驅(qū)動(dòng)方程 因需用3位二進(jìn)制代碼，選用3個(gè)CLK下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。 由于要求采用同步(tngb)方案，故時(shí)鐘方程為：CLKCLKCLKCLK210輸出(shch)函數(shù)Y：nnQQY21 00 01 11 10 0 0 0 1 0 1 0 0 0 nnQQ12 nQ0 第3頁(yè)/共33頁(yè)第四頁(yè)，共33頁(yè)。(a) 10nQ的卡諾圖00011110011011000nnQQ12nQ0(b) 11n

3、Q的卡諾圖00011110001001101nnQQ12nQ0(c) 12nQ的卡諾圖00011110000011011nnQQ12nQ0nnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQ212011210210110012010210 1)(不化簡(jiǎn)，以便使之與JK觸發(fā)器的特性(txng)方程的形式一致。第4頁(yè)/共33頁(yè)第五頁(yè)，共33頁(yè)。比 較 ， 得 驅(qū) 動(dòng) ( q dn)方程：nnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQ21201121021011001210 1)(電電路路圖圖5nnnQKJQQ1第5頁(yè)/共33頁(yè)第六頁(yè)，共33頁(yè)。

4、檢查電路(dinl)能否自啟動(dòng)6000 1)(21201121021011001210nnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQ將無(wú)效狀態(tài)(zhungti)111代入狀態(tài)(zhungti)方程計(jì)算：可見(jiàn)111的次態(tài)為有效狀態(tài)(zhungti)000，電路能夠自啟動(dòng)。第6頁(yè)/共33頁(yè)第七頁(yè)，共33頁(yè)。設(shè)計(jì)(shj)要求原始(yunsh)狀態(tài)圖最簡(jiǎn)狀態(tài)圖畫(huà)電路圖檢查電路(dinl)能否自啟動(dòng)1246一、同步時(shí)序邏輯電路的設(shè)計(jì)一、同步時(shí)序邏輯電路的設(shè)計(jì)選觸發(fā)器，求時(shí)鐘、輸出、狀態(tài)、驅(qū)動(dòng)方程5狀態(tài)分配3化簡(jiǎn)第7頁(yè)/共33頁(yè)第八頁(yè)，共33頁(yè)。 設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)電路，當(dāng)連續(xù)輸

5、入3個(gè)或3個(gè)以上(yshng)1時(shí)，電路的輸出為1，其它情況下輸出為0。例如：輸入X101100111011110輸入Y0000000010001101建立(jinl)原始狀態(tài)圖S0S1S2S3 設(shè)電路(dinl)開(kāi)始處于初始狀態(tài)為S0。 第一次輸入1時(shí)，由狀態(tài)S0轉(zhuǎn)入狀態(tài)S1，并輸出0；1/0X/Y 若繼續(xù)輸入1，由狀態(tài)S1轉(zhuǎn)入狀態(tài)S2，并輸出0；1/0 如果仍接著輸入1，由狀態(tài)S2轉(zhuǎn)入狀態(tài)S3，并輸出1；1/1 此后若繼續(xù)輸入1，電路仍停留在狀態(tài)S3，并輸出1。1/1 電路無(wú)論處在什么狀態(tài)，只要輸入0，都應(yīng)回到初始狀態(tài)，并輸出0，以便重新計(jì)數(shù)。0/00/00/00/0第8頁(yè)/共33頁(yè)第九頁(yè)

6、，共33頁(yè)。 0/01/0 1/01/01/0 0/0(c) 二進(jìn)制狀態(tài)圖 10 0/0 1/1 00 01 0/01/0 1/01/01/0 0/0(b) 簡(jiǎn)化狀態(tài)圖 S2 0/0 1/1 S0 S1 原始狀態(tài)圖中，凡是在輸入相同時(shí)，輸出相同、要轉(zhuǎn)換到的次態(tài)也相同的狀態(tài)，稱(chēng)為等價(jià)狀態(tài)。狀態(tài)化簡(jiǎn)就是將多個(gè)(du )等價(jià)狀態(tài)合并成一個(gè)狀態(tài)，把多余的狀態(tài)都去掉，從而得到最簡(jiǎn)的狀態(tài)圖。狀態(tài)(zhungti)化簡(jiǎn)2狀態(tài)(zhungti)分配31/0 0/0 1/1 0/0 0/0 1/0 1/1(a) 原始狀態(tài)圖 S3 S2 0/0 S0 S1 所得原始狀態(tài)圖中，狀態(tài)S2和S3等價(jià)。因?yàn)樗鼈冊(cè)谳斎霝?

7、時(shí)輸出都為1，且都轉(zhuǎn)換到次態(tài)S3；在輸入為0時(shí)輸出都為0，且都轉(zhuǎn)換到次態(tài)S0。所以它們可以合并為一個(gè)狀態(tài)，合并后的狀態(tài)用S2表示。S0=00S1=01S2=10第9頁(yè)/共33頁(yè)第十頁(yè)，共33頁(yè)。4選觸發(fā)器，求時(shí)鐘、輸出(shch)、狀態(tài)、驅(qū)動(dòng)方程 選用2個(gè)CLK下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1表示。采用(ciyng)同步方案，即?。狠敵?shch)函數(shù)nXQY1狀態(tài)方程(a) 10nQ的卡諾圖X0001111000001100nnQQ01nnnQXQQ0110nnnnXQQXQQ11011 (b) 11nQ的卡諾圖X0001111000001011nnQQ01Y的卡諾圖X00011

8、11000001001nnQQ01第10頁(yè)/共33頁(yè)第十一頁(yè)，共33頁(yè)。nnnnnnnnXQQXQQQQXQQ11011001100nnnQKJQQ1比較(bjio)，得驅(qū)動(dòng)方程：電路圖5 1 101010XKXQJKXQJnn檢查(jinch)電路能否自啟動(dòng)6將無(wú)效狀態(tài)11代入輸出(shch)函數(shù)和狀態(tài)方程計(jì)算：電路能夠自啟動(dòng)。第11頁(yè)/共33頁(yè)第十二頁(yè)，共33頁(yè)。設(shè)計(jì)(shj)一個(gè)異步時(shí)序電路，要求如右圖所示狀態(tài)圖。4選觸發(fā)器，求時(shí)鐘(shzhng)、輸出、狀態(tài)、驅(qū)動(dòng)方程 選用(xunyng)3個(gè)CLK上升沿觸發(fā)的D觸發(fā)器，分別用FF0、FF1、FF2表示。輸出函數(shù)nnQQY02二、異步時(shí)

9、序邏輯電路的設(shè)計(jì)二、異步時(shí)序邏輯電路的設(shè)計(jì) 異步時(shí)序邏輯電路的設(shè)計(jì)過(guò)程與同步時(shí)序邏輯電路的設(shè)計(jì)過(guò)程基本相同。惟一不同的是，在設(shè)計(jì)異步時(shí)序邏輯電路時(shí)，要為各個(gè)觸發(fā)器選擇時(shí)鐘脈沖信號(hào)。第12頁(yè)/共33頁(yè)第十三頁(yè)，共33頁(yè)。次態(tài)卡諾圖0001111000010111011010100000nQ0nnQQ12次態(tài)卡諾圖時(shí)鐘(shzhng)方程：CLKCLK 001QCLK 02QCLK FF0每輸入一個(gè)CLK翻轉(zhuǎn)(fn zhun)一次，只能選CLK。FF1在t2、t4時(shí)刻翻轉(zhuǎn)，可選Q0。FF2在t4、t6時(shí)刻翻轉(zhuǎn)，可選Q0。第13頁(yè)/共33頁(yè)第十四頁(yè)，共33頁(yè)。(a) 10nQ的卡諾圖00011110

10、01111000nnQQ12nQ0nnQQ010nnnQQQ1211nnQQ1120001111001100nnQQ12nQ0(b) 11nQ的卡諾圖(c) 12nQ的卡諾圖0001111001010nnQQ12nQ00001111000010111011010100000nQ0nnQQ12次態(tài)卡諾圖第14頁(yè)/共33頁(yè)第十五頁(yè)，共33頁(yè)。nnnnQDQQDQD1212100電電路路圖圖5檢查電路(dinl)能否自啟動(dòng)6 將無(wú)效(wxio)狀態(tài)110、111代入輸出函數(shù)和狀態(tài)方程計(jì)算：電路(dinl)能夠自啟動(dòng)。特性方程：第15頁(yè)/共33頁(yè)第十六頁(yè)，共33頁(yè)。在數(shù)字電路(dinl)中，能夠記憶輸

11、入脈沖個(gè)數(shù)的電路(dinl)稱(chēng)為計(jì)數(shù)器。計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器加法(jif)計(jì)數(shù)器同步(tngb)計(jì)數(shù)器異步計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器加法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器三、集成計(jì)數(shù)器三、集成計(jì)數(shù)器第16頁(yè)/共33頁(yè)第十七頁(yè)，共33頁(yè)。1 1、集成、集成(j chn)(j chn)同步二進(jìn)制計(jì)同步二進(jìn)制計(jì)數(shù)器數(shù)器CR=0時(shí)異步清零(qn ln)。CR=1、LD=0時(shí)同步(tngb)置數(shù)。CR=LD=1且CLKT=CLKP=1時(shí)，按照4位自然二進(jìn)制碼進(jìn)行同步計(jì)數(shù)。CR=LD=1且CLKTCLKP=0時(shí)，計(jì)數(shù)器狀態(tài)保持不變。第17頁(yè)/共33頁(yè)第十八

12、頁(yè)，共33頁(yè)。CR=1時(shí)，異步清零(qn ln)。CR=0、EN=1時(shí)，在CLK脈沖上升沿作用下進(jìn)行同步加法(jif)計(jì)數(shù)。CR=0、CLK=0時(shí)，在EN脈沖下降沿作用(zuyng)下進(jìn)行同步加法計(jì)數(shù)。CR=0、EN=0或CR=0、CLK=1時(shí)，計(jì)數(shù)器狀態(tài)保持不變。第18頁(yè)/共33頁(yè)第十九頁(yè)，共33頁(yè)。 U/D是加減計(jì)數(shù)控制端；CT是使能端；LD是異步置數(shù)控制端；D0D3是并行數(shù)據(jù)輸入端；Q0Q3是計(jì)數(shù)器狀態(tài)輸出端；CO/BO是進(jìn)位借位(ji wi)信號(hào)輸出端；RC是多個(gè)芯片級(jí)聯(lián)時(shí)級(jí)間串行計(jì)數(shù)使能端，CT0，CO/BO1時(shí)，RCCLK，由RC端產(chǎn)生的輸出進(jìn)位脈沖的波形與輸入計(jì)數(shù)脈沖的波形相同。

13、第19頁(yè)/共33頁(yè)第二十頁(yè)，共33頁(yè)。 CR是異步清零端，高電平有效；LD是異步置數(shù)端，低電平有效；CLKU是加法計(jì)數(shù)脈沖輸入端；CLKD是減法計(jì)數(shù)脈沖輸入端； D0D3是并行數(shù)據(jù)輸入端；Q0Q3是計(jì)數(shù)器狀態(tài)輸出端； CO是進(jìn)位脈沖輸出端；BO是借位脈沖輸出端；多個(gè)74LS193級(jí)聯(lián)時(shí)，只要把低位的CO端、BO端分別與高位(o wi)的CLKU、CLKD連接起來(lái)，各個(gè)芯片的CR端連接在一起，LD端連接在一起，就可以了。第20頁(yè)/共33頁(yè)第二十一頁(yè)，共33頁(yè)。2 2、集成、集成(j chn)(j chn)異步二異步二進(jìn)制計(jì)數(shù)器進(jìn)制計(jì)數(shù)器CR=0時(shí)異步清零(qn ln)。CR=1、CT/LD=0時(shí)

14、異步置數(shù)。CR=CT/LD=1時(shí)，異步加法計(jì)數(shù)。若將輸入時(shí)鐘脈沖CLK加在CLK0端、把Q0與CLK1連接起來(lái)，則構(gòu)成4位二進(jìn)制即16進(jìn)制異步加法計(jì)數(shù)器。若將CLK加在CLK1端，則構(gòu)成3位二進(jìn)制即8進(jìn)制計(jì)數(shù)器，F(xiàn)F0不工作(gngzu)。如果只將CLK加在CLK0端，CLK1接0或1，則形成1位二進(jìn)制即二進(jìn)制計(jì)數(shù)器。第21頁(yè)/共33頁(yè)第二十二頁(yè)，共33頁(yè)。3 3、集成、集成(j chn)(j chn)同步十進(jìn)同步十進(jìn)制計(jì)數(shù)器制計(jì)數(shù)器 集成十進(jìn)制同步加法計(jì)數(shù)器74160、74162的引腳排列圖、邏輯功能示意圖與74161、74163相同，不同的是，74160和74162是十進(jìn)制同步加法計(jì)數(shù)器，

15、而74161和74163是4位二進(jìn)制（16進(jìn)制）同步加法計(jì)數(shù)器。此外，74160和74162的區(qū)別是，74160采用(ciyng)的是異步清零方式，而74162采用(ciyng)的是同步清零方式。 74190是單時(shí)鐘集成十進(jìn)制同步可逆計(jì)數(shù)器，其引腳排列圖和邏輯功能示意圖與74191相同。 74192是雙時(shí)鐘集成十進(jìn)制同步可逆計(jì)數(shù)器，其引腳排列圖和邏輯功能示意圖與74193相同。第22頁(yè)/共33頁(yè)第二十三頁(yè)，共33頁(yè)。4、集成(j chn)異步十進(jìn)制計(jì)數(shù)器第23頁(yè)/共33頁(yè)第二十四頁(yè)，共33頁(yè)。5 5、N N進(jìn)制計(jì)數(shù)器的構(gòu)成進(jìn)制計(jì)數(shù)器的構(gòu)成(guchng)(guchng)1、用同步清零(qn l

16、n)端或置數(shù)端歸零構(gòu)成N進(jìn)置計(jì)數(shù)器2、用異步清零(qn ln)端或置數(shù)端歸零構(gòu)成N進(jìn)置計(jì)數(shù)器（1）寫(xiě)出狀態(tài)SN-1的二進(jìn)制代碼。（2）求歸零邏輯，即求同步清零端或置數(shù)控制端信號(hào)的邏輯表達(dá)式。（3）畫(huà)連線圖。（1）寫(xiě)出狀態(tài)SN的二進(jìn)制代碼。（2）求歸零邏輯，即求異步清零端或置數(shù)控制端信號(hào)的邏輯表達(dá)式。（3）畫(huà)連線圖。 利用集成計(jì)數(shù)器的清零端和置數(shù)端實(shí)現(xiàn)歸零，從而構(gòu)成按自然態(tài)序進(jìn)行計(jì)數(shù)的N進(jìn)制計(jì)數(shù)器的方法。 在前面介紹的集成計(jì)數(shù)器中，清零、置數(shù)均采用同步方式的有74LS163；均采用異步方式的有74LS193、74LS197、74LS192；清零采用異步方式、置數(shù)采用同步方式的有74LS161、7

17、4LS160；有的只具有異步清零功能，如CC4520、74LS190、74LS191；74LS90則具有異步清零和異步置9功能。第24頁(yè)/共33頁(yè)第二十五頁(yè)，共33頁(yè)。用74LS163來(lái)構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。（1）寫(xiě)出狀態(tài)(zhungti)SN-1的二進(jìn)制代碼。（3）畫(huà)連線(lin xin)圖。nnnNNQQQPPPPLDCR013111111,SN-1S12-1S111011（2）求歸零邏輯(lu j)。D0D3可可隨隨意意處處理理D0D3必必須須都都接接 0第25頁(yè)/共33頁(yè)第二十六頁(yè)，共33頁(yè)。用74LS197來(lái)構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。（1）寫(xiě)出狀態(tài)(zhungti)SN的二進(jìn)制代碼。

18、（3）畫(huà)連線(lin xin)圖。nnNNQQPPPPLDCTCR23112,) /(SNS121100（2）求歸零邏輯(lu j)。D0D3可可隨隨意意處處理理D0D3必必須須都都接接0第26頁(yè)/共33頁(yè)第二十七頁(yè)，共33頁(yè)。用74LS161來(lái)構(gòu)成(guchng)一個(gè)十二進(jìn)制計(jì)數(shù)器。)(23nnQQCR SNS121100D0D3可可隨隨意意(su y)處處理理D0D3必必須須(bx)都都接接0SN-1S111011)(013nnnQQQLD 歸零用異步清零端CR歸零用同步置數(shù)端LD第27頁(yè)/共33頁(yè)第二十八頁(yè)，共33頁(yè)。1 1、計(jì)數(shù)器型順序、計(jì)數(shù)器型順序(shnx)(shnx)脈沖發(fā)生脈沖發(fā)生器器 在數(shù)字電路中，能按一定時(shí)間(shjin)、一定順序輪流輸出脈沖波形的電路稱(chēng)為順序脈沖發(fā)生器。 計(jì)數(shù)器型順序脈沖(michng)發(fā)生器一般用按自然態(tài)序計(jì)數(shù)的二進(jìn)制計(jì)數(shù)器和譯碼器構(gòu)成。 順序脈沖發(fā)生器也稱(chēng)脈沖分配器或節(jié)拍脈沖發(fā)生器，一般由計(jì)數(shù)器（包括移位寄存器型計(jì)數(shù)器）和譯碼器組成。作為時(shí)間基準(zhǔn)的計(jì)數(shù)脈沖由計(jì)數(shù)器的輸入端送入，譯碼器即將計(jì)數(shù)器狀態(tài)譯成輸出端上的順序脈沖，使輸出端上的狀態(tài)按一定時(shí)間、一定順序輪流為1，或者輪流為0。前面介紹過(guò)的環(huán)形計(jì)數(shù)器的輸出就是順序脈沖，故可不加譯碼電路即