《電子設(shè)計自動化》課程標準_第1頁
《電子設(shè)計自動化》課程標準_第2頁
《電子設(shè)計自動化》課程標準_第3頁
《電子設(shè)計自動化》課程標準_第4頁
《電子設(shè)計自動化》課程標準_第5頁
已閱讀5頁,還剩7頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、“電子設(shè)計自動化”課程標準招生對象:高中畢業(yè)生及同等學力者教學時數(shù):60H學歷層次:高職課程代碼:9040202修業(yè)年限:全日制三年學 分 數(shù):3.5適用專業(yè):電子類專業(yè)制 訂 人:楊亞琴一、課程概述1課程定位“電子設(shè)計自動化”是電子信息工程技術(shù)專業(yè)的核心課程,前導課程有“模擬電子技術(shù)”、“電子電路分析與實踐”、“單片機原理及應用”,為“智能儀器的分析與設(shè)計”、“電子生產(chǎn)工藝與設(shè)備”等后續(xù)課程的學習打下基礎(chǔ)。通過本課程教學,使學生能利用常用的EDA軟件進行原理圖繪制、印制電路板設(shè)計、電路仿真、可編程邏輯器件在線編程。培養(yǎng)學生計算機輔助設(shè)計、電路原理圖繪制與印制電路制板設(shè)計、電子產(chǎn)品初級設(shè)計與開

2、發(fā)的能力。2 設(shè)計思路 (1)內(nèi)容設(shè)計以計算機為平臺、以EDA軟件為核心、以硬件電路實現(xiàn)為目標,引入Protel99SE、Quartus II等EDA軟件開發(fā)工具和EDA硬件實驗開發(fā)系統(tǒng),對應用電子技術(shù)專業(yè)的學生開設(shè)EDA技術(shù)軟硬件實驗和實訓。包括電子電路的仿真、電路圖的繪制、PCB板的生成等。(2)教學設(shè)計課程通過將Protel99SE軟件、Quartus II軟件的學習貫穿電子產(chǎn)品的設(shè)計、生產(chǎn)、調(diào)試的整個過程。按照軟件學習的規(guī)律,從簡單到復雜,由易到難進行學習。充分利用實踐教學環(huán)節(jié)培養(yǎng)學生分析問題、解決問題的能力。二、課程目標通過本課程的學習,使學生較好地掌握電子設(shè)計自動化的基本理論和基本

3、技能,培養(yǎng)學生分析和解決問題的能力,為后續(xù)課程的學習打下基礎(chǔ)。1具備收集、查閱電子元器件相關(guān)資料的渠道和方法的能力;2具備電路原理圖識圖、繪圖能力;3具備元器件符號和封裝繪制能力;4具備電子產(chǎn)品原理圖設(shè)計能力;5具備電子產(chǎn)品印制電路板圖設(shè)計能力;6具備整機電路單、雙面板分析和初步設(shè)計能力;7了解Protel 99 SE軟件,了解本課程涉及的新技術(shù)、新工藝等;8掌握電子產(chǎn)品原理圖設(shè)計;9掌握網(wǎng)絡(luò)表等報表的生成方法;10熟悉原理圖元件庫和PCB板封裝庫;11具備閱讀參考書籍和資料、自我擴充知識領(lǐng)域的能力;12具備獨立思考、深入鉆研問題的習慣和對問題提出多種解決方案、舉一反三的能力。三、內(nèi)容標準及實

4、施建議1課題安排及學時分配課程通過將Protel99SE軟件、Quartus II軟件的學習貫穿電子產(chǎn)品的設(shè)計、生產(chǎn)、調(diào)試的整個過程。按照軟件學習的規(guī)律,從簡單到復雜,從易到難進行項目設(shè)計,使學生掌握電子設(shè)計自動化知識和技能,本課程設(shè)計了7個教學課題,課題具體安排及課時分配見表1。表1 課題安排表課題序號課題名稱學時1可編程邏輯器件簡介22Protel原理圖的繪制83PCB板的設(shè)計與制作144Quartus II軟件的使用85VHDL語言的基本結(jié)構(gòu)及基本知識86利用VHDL語言設(shè)計組合電路87利用VHDL語言設(shè)計時序電路12合計60 2課題內(nèi)容及實施為實現(xiàn)課程教學目標,對各課題的教學目標、教學

5、內(nèi)容、重點與難點、教學實施、教學資源、教學考核進行了設(shè)計,見表28表所示。 表2 課題1教學內(nèi)容設(shè)計表課題1可編程邏輯器件簡介學時H2教學目標1.熟悉PLD、ASIC的定義;2.掌握PLD的分類;3.熟悉MAX7000系列的結(jié)構(gòu)。教學內(nèi)容1.PLD的定義及分類;2.復雜可編程邏輯器件;3.現(xiàn)場可編程門陣列;4.可編程邏輯器件的設(shè)計流程。重點難點重點:可編程邏輯器件的內(nèi)部結(jié)構(gòu)及為什么可編程難點:可編程邏輯器件的內(nèi)部結(jié)構(gòu)及為什么可編程教學實施建議步驟內(nèi)容方法、資源運用課時1PLD的定義及分類講授法0.52復雜可編程邏輯器件分析講授法0.53現(xiàn)場可編程門陣列講授法0.54可編程邏輯器件的設(shè)計流程講授

6、法0.5 以講授為主,課堂組織采用啟發(fā)式教學方法,保證學生參與性與師生互動性。教學資源場地:電子專用機房;設(shè)施:硬件:電腦、投影儀、屏幕、打印機、移動存儲設(shè)備; 軟件:Protel99SE軟件。考核評價作業(yè)完成情況及課堂隨機抽查本項目作為了解性內(nèi)容,不進行作業(yè)布置,在后續(xù)的學習與試驗中中逐步鞏固項目知識點。表3 課題2教學內(nèi)容設(shè)計表課題2Protel原理圖的繪制學時H8教學目標1掌握Protel99SE軟件的安裝方法;2熟悉原理圖環(huán)境設(shè)置;3熟悉元件的調(diào)入,會自行制作元件;4掌握原理圖繪制方法;5學會檢查并修改原理圖。6. 生成網(wǎng)絡(luò)表等一系列文件教學內(nèi)容1Protel99SE軟件的安裝;2圖紙

7、的設(shè)置;3設(shè)置柵格、系統(tǒng)字體、標題欄;4元器件的調(diào)入;5自己制作元件;6繪制電路原理圖的方法;7生成網(wǎng)絡(luò)表、檢查原理圖錯誤并修改。重點難點重點:元件庫制作;原理圖的繪制等難點:元件庫制作教學實施建議步驟內(nèi)容方法、資源運用課時1Protel99SE軟件的安裝講授法、演示法0.52原理圖繪圖環(huán)境的設(shè)置講授法、演示法1.53元件庫的加載、元件庫的制作講授法、演示法24原理圖的繪制講授法、演示法35網(wǎng)絡(luò)表等有效文件的生成講授法、演示法1 以講授為主,預留時間給學生當堂操練。課堂組織采用啟發(fā)式教學方法,保證學生參與性與師生互動性。教學資源場地:電子專用機房;設(shè)施:硬件:電腦、投影儀、屏幕、打印機、移動存

8、儲設(shè)備; 軟件:Protel99SE軟件??己嗽u價作業(yè)完成情況及課堂隨機抽查說明:每次課基本安排一次作業(yè),每次一至兩題,共分六個等級:A+、A,A-,B,B-,C;分別對應為100、90、80、70、60和50分,作為課程學習成績中平時成績的統(tǒng)計依據(jù)。 表4 課題3教學內(nèi)容設(shè)計表課題3PCB板的設(shè)計與制作學時H14教學目標1熟悉PCB板的規(guī)劃;2熟悉常用封裝庫的裝載;3學會自己制作封裝;4掌握網(wǎng)絡(luò)表的正確加載;5掌握元件的布局、編輯元件和放置安裝孔;6掌握單面板的布線規(guī)則及自動布線;7熟悉單面板的手工調(diào)整及設(shè)計規(guī)則檢查。教學內(nèi)容1PCB板尺寸規(guī)劃;2常用元件封裝庫的加載;3元件封裝的制作;3網(wǎng)

9、絡(luò)表的加載;4單面板布線設(shè)計規(guī)則的選取;5元件的布局與布線;6生成自己的封裝庫。重點難點重點:元件封裝庫的制作、網(wǎng)絡(luò)表的正確加載等難點:元件封裝庫的制作教學實施建議步驟內(nèi)容方法、資源運用課時1PCB板尺寸規(guī)劃;講授法、演示法0.52常用元件封裝庫的加載講授法、演示法1.53元件封裝的制作講授法、演示法24網(wǎng)絡(luò)表的正確加載講授法、演示法25單面板布線設(shè)計規(guī)則的選取講授法、演示法26元件的布局與布線講授法、演示法17單面板的制作講授法、演示法28雙面板的制作講授法、演示法3 以講授為主,預留時間給學生當堂操練。課堂組織采用啟發(fā)式教學方法,保證學生參與性與師生互動性。教學資源場地:電子專用機房;設(shè)施

10、:硬件:電腦、投影儀、屏幕、打印機、移動存儲設(shè)備; 軟件:Protel99SE軟件??己嗽u價作業(yè)完成情況及課堂隨機抽查說明:每次課基本安排一次作業(yè),每次一至兩題,共分六個等級:A+、A,A-,B,B-,C;分別對應為100、90、80、70、60和50分,作為課程學習成績中平時成績的統(tǒng)計依據(jù)。表5 課題4教學內(nèi)容設(shè)計表課題4Quartus II軟件的使用學時H8教學目標1.掌握Quartus II軟件的安裝與注冊;2.掌握的原理圖設(shè)計輸入方法;3.掌握元件的輸入、連線操作以及端口屬性的更改;4.掌握新建、復制、粘貼、剪切、移動、刪除、保存命令;5.掌握編譯、仿真、下載過程;6.熟悉常用的元件庫

11、;7.掌握時間分析過程。教學內(nèi)容1安裝Quartus II軟件并注冊;2原理圖輸入法;3仿真波形的設(shè)置;4仿真、下載、調(diào)試過程;5波形輸入法介紹。重點難點重點:原理圖輸入及波形仿真難點:仿真波形的設(shè)置教學實施建議步驟內(nèi)容方法、資源運用課時1安裝Quartus II軟件并注冊講授法、演示法0.52原理圖輸入法講授法、演示法1.53仿真波形的設(shè)置講授法、演示法24仿真、下載、調(diào)試過程講授法、演示法25波形輸入法介紹講授法、演示法2 以講授為主,預留時間給學生當堂操練。課堂組織采用啟發(fā)式教學方法,保證學生參與性與師生互動性。教學資源場地:電子專用機房;設(shè)施:硬件:電腦、投影儀、屏幕、打印機、移動存儲

12、設(shè)備; 軟件:Quartus II軟件??己嗽u價作業(yè)完成情況及課堂隨機抽查說明:每次課基本安排一次作業(yè),每次一至兩題,共分六個等級:A+、A,A-,B,B-,C;分別對應為100、90、80、70、60和50分,作為課程學習成績中平時成績的統(tǒng)計依據(jù)。表6 課題5教學內(nèi)容設(shè)計表課題5VHDL語言的基本結(jié)構(gòu)及基本知識學時H8教學目標1. 掌握文本設(shè)計輸入方法;2掌握VHDL程序的基本結(jié)構(gòu)與基本知識;3能夠查找出源程序中的錯誤;4熟悉時序仿真的過程;5掌握時間分析過程;教學內(nèi)容1VHDL程序的基本結(jié)構(gòu)與基本知識;2設(shè)計編譯分析、下載和調(diào)試;3延時分析;4引腳的分配與鎖定;重點難點重點:VHDL程序的

13、基本結(jié)構(gòu)與基本知識難點:設(shè)計編譯分析、下載和調(diào)試教學實施建議步驟內(nèi)容方法、資源運用課時1VHDL程序的基本結(jié)構(gòu)與基本知識講授法、演示法22設(shè)計編譯分析、下載和調(diào)試講授法、演示法33延時分析;講授法、演示法14引腳的分配與鎖定講授法、演示法2 以講授為主,預留時間給學生當堂操練。課堂組織采用啟發(fā)式教學方法,保證學生參與性與師生互動性。教學資源場地:電子專用機房;設(shè)施:硬件:電腦、投影儀、屏幕、打印機、移動存儲設(shè)備; 軟件:Quartus II軟件??己嗽u價作業(yè)完成情況及課堂隨機抽查說明:每次課基本安排一次作業(yè),每次一至兩題,共分六個等級:A+、A,A-,B,B-,C;分別對應為100、90、80

14、、70、60和50分,作為課程學習成績中平時成績的統(tǒng)計依據(jù)。表7 課題6教學內(nèi)容設(shè)計表課題6利用VHDL語言設(shè)計組合電路學時H8教學目標1掌握數(shù)字系統(tǒng)的設(shè)計方法;2熟悉VHDL語言中的并行語句、順序語句;3掌握信號和變量的應用;4能對VHDL程序進行正確地編譯;5熟悉波形仿真的過程;6掌握下載、調(diào)試的過程教學內(nèi)容1VHDL的結(jié)構(gòu)描述方法;2信號賦值語句;3并行語句及其應用;4順序語句及其應用;5元件定義及元件例化語句的應用;64位全加器VHDL程序的編寫。重點難點重點:并行語句與順序語句的結(jié)構(gòu)及差別難點:并行語句與順序語句的結(jié)構(gòu)及差別教學實施建議步驟內(nèi)容方法、資源運用課時1VHDL的結(jié)構(gòu)描述方

15、法講授法、演示法12并行語句及其應用講授法、演示法23順序語句及其應用講授法、演示法14元件定義及元件例化語句的應用講授法、演示法254位全加器VHDL程序的編寫講授法、演示法2 以講授為主,預留時間給學生當堂操練。課堂組織采用啟發(fā)式教學方法,保證學生參與性與師生互動性。教學資源場地:電子專用機房;設(shè)施:硬件:電腦、投影儀、屏幕、打印機、移動存儲設(shè)備; 軟件:Quartus II軟件。考核評價作業(yè)完成情況及課堂隨機抽查說明:每次課基本安排一次作業(yè),每次一至兩題,共分六個等級:A+、A,A-,B,B-,C;分別對應為100、90、80、70、60和50分,作為課程學習成績中平時成績的統(tǒng)計依據(jù)。

16、表8 課題7教學內(nèi)容設(shè)計表課題7利用VHDL語言設(shè)計時序電路學時H12教學目標1掌握數(shù)字系統(tǒng)的設(shè)計方法;2熟悉VHDL語言中的并行語句、順序語句;3掌握信號和變量的應用;4能對VHDL程序進行正確地編譯;5熟悉波形仿真的過程;6掌握下載、調(diào)試的過程教學內(nèi)容1VHDL的數(shù)據(jù)流描述方法;2利用順序語句設(shè)計時序電路;3利用并行語句設(shè)計時序電路;4N進制計數(shù)器VHDL程序的編寫;5時鐘電路的設(shè)計。重點難點重點:并行語句與順序語句的結(jié)構(gòu)及差別難點:并行語句與順序語句的結(jié)構(gòu)及差別教學實施建議步驟內(nèi)容方法、資源運用課時1VHDL的數(shù)據(jù)流描述方法講授法、演示法22利用順序語句設(shè)計時序電路講授法、演示法23利用

17、并行語句設(shè)計時序電路講授法、演示法24N進制計數(shù)器VHDL程序的編寫講授法、演示法25時鐘電路的設(shè)計講授法、演示法4 以講授為主,預留時間給學生當堂操練。課堂組織采用啟發(fā)式教學方法,保證學生參與性與師生互動性。教學資源場地:電子專用機房;設(shè)施:硬件:電腦、投影儀、屏幕、打印機、移動存儲設(shè)備; 軟件:Quartus II軟件。考核評價作業(yè)完成情況及課堂隨機抽查說明:每次課基本安排一次作業(yè),每次一至兩題,共分六個等級:A+、A,A-,B,B-,C;分別對應為100、90、80、70、60和50分,作為課程學習成績中平時成績的統(tǒng)計依據(jù)。四、考核評價 課堂隨機測試及作業(yè):說明:根據(jù)教學內(nèi)容的需要,布置

18、隨堂作業(yè),一次題量可以為1-2題,當場打分,總量控制在10-15次;課堂抽查計入作業(yè)成績。作業(yè)質(zhì)量作為平時成績計入總成績,比例:50% 期末考試:50%五、教學實施條件1教師基本要求擔任本課程教師應具有企業(yè)工作經(jīng)驗或企業(yè)培訓經(jīng)歷,熟悉工廠生產(chǎn)流程和規(guī)章制度、執(zhí)行標準,熟練運用電子技術(shù)專業(yè)知識進行電子電路仿真、電路圖繪制、PCB板設(shè)計、可編程邏輯器件應用,具備較強的課程教學設(shè)計能力和組織能力。應加強對學生實際職業(yè)能力的培養(yǎng),鼓勵創(chuàng)新精神,關(guān)注學生思維,注重提高學生的興趣,在工作任務(wù)實施過程中不斷強化使學生逐漸熟練電子設(shè)計自動化過程。在教學上應采用教、學、做一體化模式,學生通過理解教師對學習任務(wù)的

19、分解和提示,按要求完成各項學習任務(wù),掌握本課程教學要求達到的職業(yè)能力。在教學中應注重培養(yǎng)學生的學習能力和社會能力。應注意培養(yǎng)學生獨立分析問題、解決問題的能力,以及在團隊中與人溝通、交流和相互協(xié)作的能力。在教學過程中教師應充分使用討論、講授、案例教學、現(xiàn)場教學等多種教學方法。2實踐教學條件本課程校內(nèi)實訓場地能按照教學目標完成專課程教學,滿足教學做一體化教學需要進行配置。主要有電子專用機房、EDA實驗室,具體配置見表9所示。表9 校內(nèi)實訓教學條件一覽表實訓場地名稱主要設(shè)備配置主要功能電子專用機房1臺式計算機2 Auto CAD軟件3 Multisim 軟件4 Protel99SE軟件5Quartus II 軟件6投影設(shè)備一套該場地主要開設(shè)電子工程制圖、模擬數(shù)字電路仿真、電路原理圖繪制、印制電路板圖設(shè)計、電子設(shè)計自動化、CPLD電路仿真;服務(wù)于電子工程制圖、常用EDA軟件使用等課程;培養(yǎng)Auto

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論