拉扎維模擬集成電路精講ppt第一講mos器件特性分析_第1頁
拉扎維模擬集成電路精講ppt第一講mos器件特性分析_第2頁
拉扎維模擬集成電路精講ppt第一講mos器件特性分析_第3頁
拉扎維模擬集成電路精講ppt第一講mos器件特性分析_第4頁
拉扎維模擬集成電路精講ppt第一講mos器件特性分析_第5頁
已閱讀5頁,還剩33頁未讀 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

1、第二章第二章 MOSMOS器件物理基礎器件物理基礎2.1 2.1 基本概念基本概念襯底Ldrawn:溝道總長度Leff:溝道有效長度, Leff Ldrawn2 LDLD:橫向擴散長度(bulk、body)N阱 CMOS技術 MOSFET是一個四端器件MOS符號MOS管正常工作的基本條件寄生二極管2.2 MOS2.2 MOS的的I/VI/V特性特性同一襯底上的NMOS和PMOS器件寄生二極管*N-SUB必須接最高電位VDD!*P-SUB必須接最低電位VSS!*阱中MOSFET襯底常接源極SNMOS器件的閾值電壓VTH(a)柵壓控制的MOSFET (b)耗盡區(qū)的形成(c)反型的開始 (d)反型層

2、的形成 閾值電壓( VTH )定義 NFET的VTH通常定義為界面的電子濃度等于P型襯底的多子濃度時的柵壓。 MS是多晶硅柵和硅襯底的功函數(shù)之差; q是電子電荷,Nsub是襯底摻雜濃度,Qdep是耗盡區(qū)電荷,Cox是單位面積的柵氧化層電容; si表示硅介電常數(shù)。 “本征”閾值電壓 通過以上公式求得的閾值電壓,通常成為“本征”閾值電壓. 在器件制造工藝中,通常通過向溝道區(qū)注入雜質(zhì)來調(diào)整VTHQd:溝道電荷密度Cox:單位面積柵電容溝道單位長度電荷(C/m)WCox:MOSFET單位長度的總電容Qd(x):沿溝道點x處的電荷密度V(x):溝道x點處的電勢I/V特性的推導(1)電荷移動速度(m/s)

3、V(x)|x=0=0, V(x)|x=L=VDSdI = Q .vdoxGSTHQ =W C (V- V )doxGSTHQ (x) = WC (V- V(x) - V)I/V特性的推導(2)對于半導體:DoxGSTHI= -WC V- V(x) - V= = E Ed dV V( (x x) )E E( (x x) ) = = - -d dx x且DoxGSTHndV(x)I= WCV- V(x) - VdxdVDSVLDoxnGSTHx=0V=0I d(x) =WCV- V(x) - V DSVL2D0noxGSTH01I x= WC (V- V)V(x) -V(x) 22DnoxGSTH

4、DSDSW1I=C(V- V )V-VL2三極管區(qū)的MOSFET(0 VDS VGSVTH)等效為一個壓控電阻2DnoxGSTHDSDSW1I=C(V- V )V-VL2DnoxGSTHDSWI=C(V- V )VLDSGSTHV 2(V- V )onnoxGSTH1R=WC(V- V )LI/V特性的推導(3)三極管區(qū)(線性區(qū))每條曲線在VDSVGSVTH時取最大值,且大小為:2DnoxGSTHDSDSW1I=C(V- V )V-VL222noxDGSTHCWI=(V- V )LVDSVGSVTH時溝道剛好被夾斷飽和區(qū)的MOSFET(VDS VGSVT)IDnCoxWL(VGSVTH)VDS

5、12VDS2IDnCox2WL(VGSVTH)2VDSVGSVTH (Pinchoff)Qd(x)WCox(VGSV(x)VTH)當V(x)接近VGS-VT,Qd(x)接近于0,即反型層將在XL處終止,溝道被夾斷。NMOS管的電流公式2noxDGSTHDSDSC WI =2(V -V )V-V2L2noxDGSTHC WI=(V- V )2L0DI截至區(qū),VGSVTHVDSVTHVDS VGS - VTHMOSFET的I/V特性Triode RegionVDSVGS-VT溝道電阻隨VDS增加而增加導致曲線彎曲曲線斜率開始正比于VGS-VTVDS1,是一個非理想因子)MOS管亞閾值導電特性的sp

6、ice仿真結果VgSlogID仿真條件:VT0.6W/L100/2MOS管亞閾值電流ID一般為幾十幾百nA。電壓限制 柵氧擊穿 過高的GS電壓。 “穿通”效應 過高的DS電壓,漏極周圍的耗盡層變寬,會到達源區(qū)周圍,產(chǎn)生很大的漏電流。MOS器件版圖2.4 MOS2.4 MOS器件模型器件模型MOS器件電容減小MOS器件電容的版圖結構對于圖a:CDB=CSB = WECj + 2(W+E)Cjsw對于圖b: CDB=(W/2)ECj+2(W/2)+E)Cjsw CSB=2(W/2)ECj+2(W/2)+E)Cjsw) = WECj +2(W+2E)Cjsw 柵源、柵漏電容隨VGS的變化曲線C3=C

7、4=COVW Cov:每單位寬度的交疊電容MOS管關斷時: CGD=CGS=CovW, CGB=C1/C2C1=WLCoxMOS管深線性區(qū)時: CGD=CGS=C1/2+CovW, CGB=0, 溝道屏蔽MOS管飽和時: CGS= 2C1/3+CovW ,和CGD=CovW, CGB=0, 溝道屏蔽柵極電阻MOS 低頻小信號模型DSonoxDDDSD2GSTHV111r = CWII / VI(V-V ) 2L完整的MOS小信號模型 MOS SPICE模型 在電路模擬(simulation)中,SPICE要求每個器件都有一個精確的模型。 種類 1st 代:MOS1,MOS2,MOS3; 2nd代:BSIM,HSPICE level28,BSIM2 3rd代:BSIM3,MOS model9,EKV(Enz-Krummenacher-Vittoz) 目前工藝廠家最常提供的MOS SPICE模型為BSIM3v3(UC Berkeley) 仿真器: HSPICE;SPECTRE;PSPICE 用簡單的模型設計(design),用復雜的模型驗證(verification); 模型用于: 大信號靜態(tài) (dc variables) 小信號靜態(tài) (gains, resistances) 小信號動態(tài) (frequency response, n

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論