移相全橋零電壓開關(guān)PWM設(shè)計(jì)實(shí)現(xiàn)(共29頁)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上題目：移相全橋零電壓開關(guān)PWM設(shè)計(jì)實(shí)現(xiàn)移相全橋零電壓開關(guān)PWM設(shè)計(jì)實(shí)現(xiàn)摘 要移相全橋電路具有結(jié)構(gòu)簡單、易于恒頻控制和高頻化,通過變壓器的漏感和功率開關(guān)器件的寄生電容構(gòu)成諧振電路,使開關(guān)器件的應(yīng)力減小、開關(guān)損耗減小等優(yōu)點(diǎn),被廣泛應(yīng)用于中大功率場(chǎng)合。近年來隨著微處理器技術(shù)的發(fā)展，各種微控制器和數(shù)字信號(hào)處理器性能價(jià)格比的不斷提高，采用數(shù)字控制已經(jīng)成為大中功率開關(guān)電源的發(fā)展趨勢(shì)。相對(duì)于用實(shí)現(xiàn)的模擬控制，數(shù)字控制有許多的優(yōu)點(diǎn)。本文的設(shè)計(jì)采用TI公司的高速數(shù)字信號(hào)處理器TMS320F28027系列的DSP作為控制器。該模塊通過采樣移相全橋零電壓DC-DC變換器的輸出電壓、輸入電壓

2、及輸出電流，通過實(shí)時(shí)計(jì)算得出移相PWM信號(hào)，然后經(jīng)過驅(qū)動(dòng)電路驅(qū)動(dòng)移相全橋零電壓DC-DC變換器的四個(gè)開關(guān)管來達(dá)到控制目的。實(shí)驗(yàn)表明這種控制策略是可行的，且控制模塊可以很好的實(shí)現(xiàn)提出的控制策略。關(guān)鍵詞：移相全橋；零電壓；DSPPhase-shifted Full-bridge Zero-voltage Switching PWM Design and ImplementationABSTRACTPhase-shifted full-bridge circuit has the advantages of simple structure, easy to constant frequency c

3、ontrol and high-frequency resonant circuit constituted by the leakage inductance of the transformer and the parasitic capacitance of the power switching devices, to reduce the stress of the switching devices, switching loss is reduced,which widely used in high-power occasion. In recent years, with t

4、he development of microprocessor technology, a variety of microcontrollers and digital signal processor cost performance continues to improve, the use of digital control has become the development trend of the large and medium-sized power switching power supply. Relative to achieve analog control, d

5、igital control has many advantages. The design uses DSP ,the TI company TMS320F28027 series of high-speed digital signal processor, as the controller. The module through the sampling phase-shifted full-bridge zero-voltage DC-DC converter output voltage, input voltage and output current, obtained thr

6、ough real-time calculation of phase-shifted PWM signal phase-shifted full-bridge zero-voltage DC-DC conversion, and then after the drive circuit the four switch control purposes. The experiments show that this control strategy is feasible, and the control module can achieve the proposed control stra

7、tegy.Key words: phase-shifted full-bridge；zero-voltage；DSP 目 錄1引言11.1移相全橋軟開關(guān)研究背景及現(xiàn)狀11.2本文要做的工作12移相全橋電路的工作原理2 2.1電路工作狀態(tài)及特點(diǎn)22.2電路的運(yùn)行模式分析32.2.1工作過程分析32.3軟開關(guān)實(shí)現(xiàn)的條件73DSP結(jié)構(gòu)功能93.1DSP適合于數(shù)字信號(hào)處理的特點(diǎn)93.2TMS320系列DSP概況93.3TMS320F2802x芯片特點(diǎn)93.4CCSv5平臺(tái)113.5利用CCSv5.1導(dǎo)入已有工程123.6利用CCSv5.1調(diào)試工程134系統(tǒng)程序設(shè)計(jì)實(shí)現(xiàn)144.1PWM的產(chǎn)生原理144.

8、2主程序的流程圖144.3程序設(shè)計(jì)174.4最終實(shí)現(xiàn)的波形圖175總結(jié)22參考文獻(xiàn)23致謝24專心-專注-專業(yè)1引言1.1移相全橋軟開關(guān)研究背景及現(xiàn)狀1隨著電力電子技術(shù)的飛速發(fā)展，電子設(shè)備與人們的關(guān)系越來越密切，可靠的電子設(shè)備都離不開可靠的電源。進(jìn)入20世紀(jì)90年代以后，開關(guān)電源相繼進(jìn)入了電子、電氣設(shè)備等領(lǐng)域，通信電源、電子檢測(cè)電源等都已經(jīng)廣泛采用開關(guān)源，從而在很大程度上對(duì)開關(guān)電源的技術(shù)的發(fā)展起到了很好的推動(dòng)作用。開關(guān)電源是采用電力電子技術(shù)，通過控制開關(guān)管的通斷，來達(dá)到變換輸入和輸出能量關(guān)系的一種電源。軟開關(guān)技術(shù)是20世紀(jì)80年代初由李澤元教授直接提出的，并應(yīng)用于DC-DC變換中，由于它具有減

9、少變換器的開關(guān)損耗，降低電磁干擾等特點(diǎn)，所以在各種電力電子變換器中得到了廣泛的應(yīng)用。全橋變換電路拓?fù)涫荄C-DC變換器中比較常見的拓?fù)渲?，在中大功率?chǎng)合中得到廣泛應(yīng)用。全橋拓?fù)潆娐返闹饕獌?yōu)點(diǎn)在于開關(guān)器件可以承受的電壓和電流的應(yīng)力較小，高頻變壓器的變換效率較高，開關(guān)頻率固定等。全橋拓?fù)潆娐犯鶕?jù)其輸入的方式可以分為電壓型和電流型這兩種，其中電壓型DC-DC全橋拓?fù)涫窃贐uck的基礎(chǔ)上衍生出來的，因此也成為全橋Buck變換器。移相全橋電路的移相控制方式的實(shí)質(zhì)上是諧振變換技術(shù)和PWM變換技術(shù)的結(jié)合，利用功率開關(guān)管上的寄生電容和高頻變壓器的漏感作為諧振元件，實(shí)現(xiàn)移相全橋電路的四個(gè)功率開關(guān)管在零電壓情況

10、下開通，實(shí)現(xiàn)了恒頻軟開關(guān)技術(shù)。移相全橋軟開關(guān)變換電路是通過控制兩橋臂對(duì)角開關(guān)管驅(qū)動(dòng)脈沖的移相角度，來調(diào)節(jié)輸出電壓的大小。兩橋臂的對(duì)角開關(guān)管驅(qū)動(dòng)脈沖相差一個(gè)移相角，同一橋臂上下開關(guān)管成180度互補(bǔ)導(dǎo)通并且沒有死區(qū)。利用功率開關(guān)管上的寄生電容和高頻變壓器的漏感來實(shí)現(xiàn)諧振，以錯(cuò)過在大電壓和大電流下的硬開關(guān)狀態(tài)，有效克服了在感性關(guān)斷下的電壓尖峰和容性開通時(shí)的電流尖峰。因此在大功率變換場(chǎng)合，移相全橋軟開關(guān)變換器得到了廣泛應(yīng)用。1.2本文要做的工作1）本文首先對(duì)移相全橋ZVS變換器的拓?fù)浣Y(jié)構(gòu)、工作原理等電路性能進(jìn)行了系統(tǒng)的分析，得出了移相全橋ZVS變換器電路的獨(dú)特優(yōu)點(diǎn)。并分析了移相全橋ZVS變換器實(shí)現(xiàn)PW

11、M控制的各種控制策略。2)控制電路的設(shè)計(jì)采用TI公司的高性能數(shù)字信號(hào)處理器TMS320F28027系列DSP作為控制器,通過軟件編程來實(shí)現(xiàn)而提出的控制策略，并和一些數(shù)字邏輯電路一起產(chǎn)生移相全橋變換器的移相PWM控制電路。2移相全橋電路的工作原理2移相全橋零電壓開關(guān) PWM 電路原理圖如圖 2-1所示。為輸入直流電壓。為功率 MOSFET，并聯(lián)的二極管為 MOSFET 內(nèi)部寄生二極管，為 MOSFET 的輸出結(jié)電容。為諧振電感。變壓器輸出采用全橋整流，經(jīng) 濾波輸出直流電壓 。為輸出負(fù)載。圖2-1移相全橋電路原理圖2.1電路工作狀態(tài)及特點(diǎn)1）同硬開關(guān)全橋電路相比，僅增加了一個(gè)諧振電感，就使四個(gè)開關(guān)

12、均為零電壓開通。2）變換器工作在恒頻 PWM 調(diào)制方式。3）每個(gè)開關(guān)管的導(dǎo)通占空比為小于但接近50%，固定不變。為了防止直通，同一個(gè)橋臂的兩個(gè)開關(guān)管互補(bǔ)導(dǎo)通。同時(shí)設(shè)置了一定安全范圍的死區(qū)，即同時(shí)處于關(guān)斷狀態(tài)的時(shí)間間隔。4）互為對(duì)角的兩對(duì)開關(guān)管和，的波形比超前 時(shí)間，而 的波形比 超前 時(shí)間，因此稱和為超前橋臂，而稱和為滯后橋臂。5）開關(guān)管、的驅(qū)動(dòng)波形相位是固定不變的，開關(guān)管、的驅(qū)動(dòng)波形相位是可調(diào)的。變換器通過調(diào)節(jié)超前橋臂 的驅(qū)動(dòng)波形相位，即調(diào)節(jié)有效占空比，來控制變換器的輸出電壓。6）有開關(guān)管或同時(shí)導(dǎo)通時(shí)，變壓器才向副邊輸送功率。其余時(shí)間段電路處在續(xù)流或關(guān)斷狀態(tài)。2.2電路的運(yùn)行模式分析分析時(shí)假

13、設(shè)：1) 所有功率 MOSFET 開關(guān)管均為理想，忽略正向壓降及開關(guān)時(shí)間；2) 四個(gè)開關(guān)管的輸出電容相等，即=,1，2，3，4，為常數(shù)；3) 忽略變壓器繞組及線路中的寄生電阻。2.2.1工作過程分析時(shí)段：與導(dǎo)通，電容(=2,3)被輸入電源充電。變壓器原邊電壓 。 功率由變壓器原邊輸送到負(fù)載。此狀態(tài)原、副邊的電流回路如圖 2-2所示。直到 時(shí)刻關(guān)斷。此時(shí)原邊電流增長到最大值 。圖2-2t0t1時(shí)刻等效電路圖時(shí)段：時(shí)刻開關(guān)關(guān)斷后，電容 、與電感、構(gòu)成諧振回路，等效電路如圖 2-3所示。在這個(gè)時(shí)段里，變壓器原邊諧振電感 和濾波電感是串聯(lián)的，而且 很大，因此可以認(rèn)為原邊電流 近似不變，類似于一個(gè)恒流源

14、，其大小為。上電壓線性增加， 上電壓線性下降，即不斷下降，直到，的體二極管導(dǎo)通，電流通過的體二極管續(xù)流。 (2-1) (2-2)當(dāng)?shù)碾妷合陆抵亮?，的反并?lián)二極管自然導(dǎo)通，該模態(tài)所用的時(shí)間為： （2-3）圖2-3t1t2時(shí)刻等效電路圖時(shí)段：t2時(shí)刻開關(guān)開通，由于此時(shí)其反并聯(lián)二極管正處于導(dǎo)通狀態(tài)，因此為零電壓開通。等效電路如圖 2-4所示。此時(shí)，的電壓被鉗為到 0 V。原邊諧振電感的電流通過、變壓器原邊進(jìn)行環(huán)流狀態(tài)。由于回路內(nèi)阻消耗，電流值稍有下降。圖2-4t2t3時(shí)刻等效電路圖時(shí)段：時(shí)刻開關(guān)關(guān)斷后，變壓器二次側(cè) 同時(shí)導(dǎo)通，變壓器一次側(cè)和二次側(cè)電壓均為零，相當(dāng)于短路。此時(shí)，等效電路如圖 2-5所示

15、。圖2-5t3t4時(shí)刻等效電路圖此時(shí) 、與構(gòu)成諧振回路。的電流不斷減小，B 點(diǎn)電壓不斷上升，直到的反并聯(lián)二極管導(dǎo)通，等效電路如圖 2-6所示。這種狀態(tài)維持到時(shí)刻開通。因此為零電壓開通。圖2-6t3t4時(shí)刻等效電路圖時(shí)段：開通后，的電流繼續(xù)減小，等效電路如圖 2-7所示。下降到零后反向增大，此時(shí)原邊電流的表達(dá)式為： (2-4)圖2-7t4t5時(shí)刻等效電路圖時(shí)刻，變壓器二次側(cè)、的電流下降到零而關(guān)斷，電流全部轉(zhuǎn)移到、中，等效電路如圖2-8所示。在此時(shí)間段內(nèi)，盡管變壓器原邊有電壓波形，但沒有提供負(fù)載電流，即成為占空比丟失狀態(tài)。圖2-85時(shí)刻等效電路圖時(shí)段：變壓器輸出能量，等效電路如圖 2-9所示。圖2

16、-9t5t6時(shí)刻等效電路圖到此時(shí)段為止，電路完成了半個(gè)工作周期的工作過程。下半個(gè)工作周期的變換過程與前面闡述的過程基本相同，在此不再敘述了。2.3軟開關(guān)實(shí)現(xiàn)的條件互為對(duì)角開關(guān)的關(guān)斷時(shí)間錯(cuò)開是實(shí)現(xiàn)軟開關(guān)的必要條件。在前述討論中我們可以看出，移相控制可以滿足這個(gè)要求。按照一般的定義，如果某一橋臂的開關(guān)首先關(guān)斷，則稱此橋臂為超前橋臂，另一橋臂則稱之為滯后橋臂。通過上述分析可知，不管是超前橋臂還是滯后橋臂的開關(guān)管轉(zhuǎn)換時(shí)，都形成了諧振回路。諧振時(shí)，參與諧振的電感釋放儲(chǔ)能，使諧振電容電壓下降到零，從而實(shí)現(xiàn) ZVS。所以 ZVS 條件為：電感能量必須大于所有參與諧振的電容能量。1）超前臂ZVS條件分析、相互

17、轉(zhuǎn)換時(shí)，變壓器處于能量傳送階段。原邊電流，濾波電感 很大，可看作是恒流負(fù)載。原邊等效電感 所以根據(jù) ZVS 條件，電感能量必須大于所有參與諧振的電容能量，應(yīng)有： 勵(lì)磁能量> (2-5)式中: 是考慮 MOSFET 輸出電容非線性的等效電容值，為變壓器繞組分布電容。由式（2-5）可見，實(shí)現(xiàn) ZVS 的電感能量包括： 和勵(lì)磁能量，相當(dāng)大，故即使輕載下超前橋臂較容易滿足 ZVS 條件。2) 滯后橋臂 ZVS 條件分析、相互轉(zhuǎn)換時(shí)，變壓器副邊處于續(xù)流階段。參與諧振的電感只有原邊的諧振電感，所以根據(jù)ZVS 條件：電感能量必須大于所有參與諧振的電容能量，應(yīng)有： (2-6)由式（2-6）可見，實(shí)現(xiàn) Z

18、VS 主要靠原邊電感儲(chǔ)能，輕載時(shí)不夠大。因此滯后橋臂不易滿足 ZVS 條件。3DSP結(jié)構(gòu)功能數(shù)字信號(hào)處理器DSP是一種具有特殊結(jié)構(gòu)的微處理器，與普通的單片機(jī)相比，它的一些獨(dú)有的特點(diǎn)非常適合進(jìn)行數(shù)字信號(hào)處理。3.1DSP適合與數(shù)字信號(hào)處理的特點(diǎn)61)改進(jìn)的哈佛結(jié)構(gòu)計(jì)算機(jī)總線結(jié)構(gòu)分兩種。一種是馮·諾依曼結(jié)構(gòu)，其特點(diǎn)是程序和數(shù)據(jù)共用一個(gè)存儲(chǔ)空間，統(tǒng)一編址依靠指令計(jì)數(shù)器提供的地址來區(qū)分是指令還是數(shù)據(jù)地址。由于對(duì)數(shù)據(jù)和程序進(jìn)行分時(shí)讀寫，速度較慢，雖然半導(dǎo)體工藝的發(fā)展可彌補(bǔ)這一缺點(diǎn)，但這一結(jié)構(gòu)不適合進(jìn)行具有高度實(shí)時(shí)要求的數(shù)字信號(hào)處理。另外一種是哈佛結(jié)構(gòu)，其主要特點(diǎn)是程序和數(shù)據(jù)具有獨(dú)立的存儲(chǔ)空間，

19、有各自獨(dú)立的程序和數(shù)據(jù)線；2)流水線操作；3)用硬件乘法器一般的單片機(jī)采用移位和加法來實(shí)現(xiàn)乘法運(yùn)算，速度較慢，而DSP采用硬件乘法器，則可大大提高乘法運(yùn)算速；4)特殊的DSP指令；5)快速的指令周期DSP芯片采用低工作電壓的CMOS技術(shù)，使得DSP主頻不斷提高，有些型號(hào)的DSP指令周期已經(jīng)下降到5nS；6)良好的多機(jī)并行運(yùn)行能力隨著要求處理數(shù)據(jù)容量不斷增加，DSP芯片價(jià)格的下降。多個(gè)DSP芯片并行處理已經(jīng)成為近些年來的研究熱點(diǎn)，某些型號(hào)的DSP專門提供了用于多個(gè)并行運(yùn)行的通信接口。3.2TMS320系列DSP概況TI公司TMS320系列DSP的體系結(jié)構(gòu)專為實(shí)時(shí)信號(hào)處理而設(shè)計(jì)，該系列DSP控制器

20、則將實(shí)時(shí)處理能力和控制器外設(shè)功能集于一身，為系統(tǒng)實(shí)現(xiàn)數(shù)字控制應(yīng)用提供了一個(gè)理想的解決方案。下列特性使得TMS320系列成為很多解決方案的理想選擇：1） 靈活的指令集；2） 內(nèi)在的靈活操作性；3） 高速運(yùn)算能力；4） 改進(jìn)的并行結(jié)構(gòu)；5） 有效的成本。3.3TMS320F2802x芯片特點(diǎn)7由于本課題應(yīng)用DSP實(shí)現(xiàn)對(duì)開關(guān)電源的控制，需要能夠產(chǎn)生PWM波形的DSP，另外開關(guān)電源開關(guān)頻率較高，要求DSP處理速度要較快。TMS320F2802X Piccolo系列DSP是TI公司的最新基于TMS320C28XTM內(nèi)核的定點(diǎn)處理器。它通過DSP和MCU功能的整合，彌補(bǔ)了傳統(tǒng)意義上二者的不足，實(shí)現(xiàn)了計(jì)算與

21、控制的完美結(jié)合。新型TMS320F2802X/3X Piccolo系列DSP微控器包含高達(dá)128KB的快閃存儲(chǔ)器、內(nèi)部硬件模擬比較器、12位ADC、EPWM，以及包括通信協(xié)議、片上振蕩器、通用I/O等各種標(biāo)準(zhǔn)外設(shè)。其寄存器資源十分豐富，配置特別的靈活，可以通過實(shí)時(shí)更改寄存器配置，由內(nèi)部硬件產(chǎn)生所需的邏輯信號(hào)，大大降低了程序的編寫難度。TMS320F28027芯片的特點(diǎn)如下：1)有高效率32位的CPU(TMS320F2802X)，60MHZ的 時(shí)鐘頻率，單周期指令為16.67ns6*16 和 32*32 的乘法運(yùn)算，6*16 雙乘法器，高代碼效率，快速中斷響應(yīng)處理以及哈佛總線結(jié)構(gòu)；2)低成本、低

22、功耗，單一 的3.3V 供電電源，無電源排序要求以及上電復(fù)位和復(fù)位要求；3)時(shí)鐘系統(tǒng)，片上晶體振蕩器（可用于SCI通信）/外部時(shí)鐘輸入，看門狗時(shí)鐘模塊，時(shí)鐘丟失檢測(cè)電路；4)22 個(gè)可編程，帶輸入濾波的多路復(fù)用 GPIO 引腳，除用以JTAG（35-38）的4個(gè)引腳，可用引腳只有18個(gè)；5)外設(shè)中斷擴(kuò)展 PIE 模塊，支持所有外設(shè)中斷；6)3 個(gè) 32 位 CPU 定時(shí)器；7)每個(gè)EPWM 模塊具有16位獨(dú)立定時(shí)器；8)片上存儲(chǔ)器Flash（16位32k，64k）、SARAM（16位 6k，12k）、OTP（16位 1k），BOOTROM；9)128 位安全密鑰；10)通信接口，UART 模塊

23、、 SPI 模塊及 IIC 模塊；11)增強(qiáng)的控制外設(shè)，兩組共8路增強(qiáng)型脈寬調(diào)制器(EPWM)、 3對(duì)互補(bǔ)高分辨率 PWM (HRPWM)，增強(qiáng)型捕獲模塊(ECAP)，13路12位 ADC，轉(zhuǎn)換時(shí)間216.67ns，片上溫度傳感器，比較器；12)48個(gè)引腳；13)無并口總線；14)無 MCBSP 模塊；15)無ECAN模塊；16)具有入門的親和力，c2000入門級(jí)芯片；17)應(yīng)用領(lǐng)域：數(shù)字照明、電機(jī)控制、數(shù)字電源轉(zhuǎn)換、精密傳感器。圖3-12802x 48 引腳 PT LQFP（頂視圖）圖3-22802x 38 引腳 DA TSSOP（頂視圖）3.4CCSv5平臺(tái)CCSv5 是建立在Eclips

24、e基礎(chǔ)上的一個(gè)集成開發(fā)環(huán)境（IDE），融合TI設(shè)備的支持與功能；Eclipse 是一個(gè)開源框架平臺(tái)，目前由IBM牽頭有150多家軟件公司參與到Eclipse項(xiàng)目中，成為了一個(gè)龐大的Eclipse聯(lián)盟，TI將直接向開源社區(qū)提交改進(jìn)；眾多插件的支持使得Eclipse擁有其他功能相對(duì)固定的IDE軟件很難具有的優(yōu)勢(shì)，用戶可隨意將Eclipse插件或TI工具拖入現(xiàn)有CCSv5環(huán)境；用戶可以享受到Eclipse中所有最新的改進(jìn)所帶來的便利。3.5利用CCSv5.1導(dǎo)入已有工程 1）假如，某工程LAB1，下面以LAB1為例來說明導(dǎo)入工程的步驟。首先打開CCSv5.1并確定工作區(qū)間C:UsersAdminis

25、trator，選擇File->Import彈出圖3-3對(duì)話框，在Code Composer Studio下選擇Existing CCS/CCE Eclipse Projects。 圖3-3導(dǎo)入新的CCSv5工程文件 2）單擊Next得到圖3-4的對(duì)話框。 圖3-4 選擇導(dǎo)入工程目錄 3）單擊Browse，選擇：C:UsersAdministrator.PTVDBSX4JVQQVNA（在此之前，需將實(shí)驗(yàn)代碼復(fù)制到工作區(qū)間下）。 4）單擊Finish，即可完成已有工程的導(dǎo)入。 3.6利用CCSv5.1調(diào)試工程 1）以本次設(shè)計(jì)的實(shí)驗(yàn)為例，首先將zac工程進(jìn)行編譯：選擇Project->B

26、uild Project，編譯工程。編譯結(jié)果沒有錯(cuò)誤，可以進(jìn)行下載調(diào)試；如果程序有錯(cuò)誤，會(huì)在Problems窗口顯示，根據(jù)錯(cuò)誤修改程序，并重新編譯，直到?jīng)]有錯(cuò)誤。2）單擊按鈕進(jìn)行下載調(diào)試。3）單擊運(yùn)行程序，觀察顯示結(jié)果。4系統(tǒng)程序設(shè)計(jì)實(shí)現(xiàn)4.1PWM的產(chǎn)生原理81）模塊設(shè)置初始化相關(guān)寄存器的值后，使能定時(shí)器，計(jì)數(shù)器通過一定計(jì)數(shù)方式開始計(jì)數(shù)，它的值不斷與相關(guān)的比較寄存器的值進(jìn)行比較，當(dāng)定時(shí)器計(jì)數(shù)值與比較寄存器值相匹配時(shí)，相關(guān)的PWM輸出將發(fā)生跳變。對(duì)稱PWM波形，即PWM波形關(guān)于PWM周期中心對(duì)稱，需要在一個(gè)計(jì)數(shù)周期內(nèi)比較兩次，如下圖4-1所示，在一個(gè)計(jì)數(shù)周期內(nèi)，EPWMXA、EPWMXB分別對(duì)

27、CMPA、CMPB進(jìn)行了兩次比較。只能在增減計(jì)數(shù)模式下產(chǎn)生，如圖4-1，為在增減計(jì)數(shù)模式下產(chǎn)生的對(duì)稱的PWM波形。圖4-1對(duì)稱PWM波形非對(duì)稱PWM波形和對(duì)稱PWM波形相對(duì)應(yīng)，可以在增計(jì)數(shù)模式、減計(jì)數(shù)模式、增減計(jì)數(shù)模式下產(chǎn)生。圖4-2所示，為在增減計(jì)數(shù)模式下產(chǎn)生的非對(duì)稱PWM波形。圖4-2非對(duì)稱PWM波形2）寄存器配置輸出對(duì)稱PWM波形，TB設(shè)置為增減計(jì)數(shù)模式，在增計(jì)數(shù)時(shí)TBPRD = CA的時(shí)候EPWMXA輸出高電平，在減計(jì)數(shù)時(shí)TBPRD=CA的時(shí)候輸出低電平，如圖4-1所示。輸出非對(duì)稱PWM波形，TB設(shè)置為增減計(jì)數(shù)模式，在TBPRD = CA的時(shí)候EPWMXA輸出高電平，在TBPRD=CB

28、的時(shí)候輸出低電平，如圖4-2所示。4.2主程序的流程圖系統(tǒng)初始化初始化GPIO初始化PIE寄存器、矢量表初始化EPWM開始初始化ADC清中斷標(biāo)志開中斷循環(huán)等待圖4-3主程序流程圖上升沿下降沿中斷響應(yīng)CTRDIR=1對(duì)EPWM1相關(guān)寄存器做A模式配置對(duì)EPWM1相關(guān)寄存器做B模式配置ADC采樣均值濾波數(shù)字PI中斷返回YN圖4-4中斷處理程序圖4.3程序設(shè)計(jì)#define EPWM1_TIMER_TBPRD 2000 / 時(shí)間寄存器#define EPWM1_MAX_CMPA 1950#define EPWM1_MIN_CMPA 50#define EPWM1_MAX_CMPB 1950#defi

29、ne EPWM1_MIN_CMPB 50#define EPWM2_TIMER_TBPRD 2000 / 時(shí)間寄存器#define EPWM2_MAX_CMPA 1950#define EPWM2_MIN_CMPA 50#define EPWM2_MAX_CMPB 1950#define EPWM2_MIN_CMPB 50#define EPWM3_TIMER_TBPRD 2000 / 時(shí)間寄存器#define EPWM3_MAX_CMPA 950#define EPWM3_MIN_CMPA 50#define EPWM3_MAX_CMPB 1950#define EPWM3_MIN_CMPB

30、 1050以上代碼段實(shí)現(xiàn)的功能是對(duì)每個(gè)定時(shí)器進(jìn)行時(shí)間配置。 GPIO_setPullUp(myGpio, GPIO_Number_0, GPIO_PullUp_Disable);GPIO_setPullUp(myGpio, GPIO_Number_1, GPIO_PullUp_Disable);GPIO_setMode(myGpio, GPIO_Number_0, GPIO_0_Mode_EPWM1A);GPIO_setMode(myGpio, GPIO_Number_1, GPIO_1_Mode_EPWM1B); GPIO_setPullUp(myGpio, GPIO_Number_2, G

31、PIO_PullUp_Disable);GPIO_setPullUp(myGpio, GPIO_Number_3, GPIO_PullUp_Disable);GPIO_setMode(myGpio, GPIO_Number_2, GPIO_2_Mode_EPWM2A);GPIO_setMode(myGpio, GPIO_Number_3, GPIO_3_Mode_EPWM2B); GPIO_setPullUp(myGpio, GPIO_Number_4, GPIO_PullUp_Disable);GPIO_setPullUp(myGpio, GPIO_Number_5, GPIO_PullUp

32、_Disable);GPIO_setMode(myGpio, GPIO_Number_4, GPIO_4_Mode_EPWM3A);GPIO_setMode(myGpio, GPIO_Number_5, GPIO_5_Mode_EPWM3B);以上代碼段是對(duì)GPIO引腳的定義，使EPWM1A的波形在GPIO的0引腳輸出，EPWM1B的波形在GPIO的1引腳輸出，同理EPWM2A、EPWM2B、EPWM3A、EPWM3B分別在GPIO的2、3、4、5引腳輸出。WDOG_disable(myWDog);CLK_enableAdcClock(myClk);(*Device_cal)();CLK_di

33、sableAdcClock(myClk);CLK_setOscSrc(myClk, CLK_OscSrc_Internal);PLL_setup(myPll, PLL_Multiplier_10, PLL_DivideSelect_ClkIn_by_2);PIE_disable(myPie);PIE_disableAllInts(myPie);CPU_disableGlobalInts(myCpu);CPU_clearIntFlags(myCpu);執(zhí)行基本的系統(tǒng)初始化，選擇內(nèi)部振蕩器作為時(shí)鐘源，設(shè)置PLL X10/ 2這將產(chǎn)生50Mhz的=10MHz*10/2的時(shí)鐘頻率,禁用PIE和所有中斷

34、。interrupt void epwm1_isr(void) update_compare(&epwm1_info); PWM_clearIntFlag(myPwm1); PIE_clearInt(myPie, PIE_GroupNumber_3);更新CMPA和CMPB的值，清除此計(jì)時(shí)器中斷標(biāo)志， 確認(rèn)此中斷接收中斷3組。以上此程序段為epwm1的中斷子程序。void InitEPwm1Example() CLK_enablePwmClock(myClk, PWM_Number_1); PWM_setPeriod(myPwm1, EPWM1_TIMER_TBPRD); PWM_se

35、tPhase(myPwm1, 0x0000); PWM_setCount(myPwm1, 0x0000); PWM_setCmpA(myPwm1, EPWM1_MIN_CMPA); PWM_setCmpB(myPwm1, EPWM1_MIN_CMPB); PWM_setCounterMode(myPwm1, PWM_CounterMode_UpDown); PWM_disableCounterLoad(myPwm1); PWM_setHighSpeedClkDiv(myPwm1, PWM_HspClkDiv_by_1); PWM_setClkDiv(myPwm1, PWM_ClkDiv_by_

36、1);設(shè)置定時(shí)時(shí)鐘，設(shè)定定時(shí)器的周期，相位為0，清除計(jì)數(shù)器，設(shè)置A的比較值，設(shè)置B的比較值， 設(shè)置計(jì)數(shù)模塊，禁用相位負(fù)，開始計(jì)數(shù)，時(shí)鐘比為1。 PWM_setShadowMode_CmpA(myPwm1, PWM_ShadowMode_Shadow); PWM_setShadowMode_CmpB(myPwm1, PWM_ShadowMode_Shadow); PWM_setLoadMode_CmpA(myPwm1, PWM_LoadMode_Zero);PWM_setLoadMode_CmpB(myPwm1, PWM_LoadMode_Zero);設(shè)置陰影，在計(jì)數(shù)過程中，當(dāng)需要向改變定時(shí)器的

37、周期寄存器中的值時(shí)，數(shù)據(jù)會(huì)首先寫入定時(shí)器的陰影寄存器中。 PWM_setActionQual_CntUp_CmpA_PwmA(myPwm1, PWM_ActionQual_Set); PWM_setActionQual_CntDown_CmpA_PwmA(myPwm1, PWM_ActionQual_Clear); PWM_setActionQual_CntUp_CmpB_PwmB(myPwm1, PWM_ActionQual_Set); PWM_setActionQual_CntDown_CmpB_PwmB(myPwm1, PWM_ActionQual_Clear); 事件A上設(shè)置PWM1A

38、，增計(jì)數(shù)。事件A上清除PWM1A，減計(jì)數(shù)。事件B上清除PWM1B，減計(jì)數(shù)。事件B上設(shè)置PWM1B，增計(jì)數(shù)。定時(shí)計(jì)數(shù)器TBCTR和CMPA或者CMPB比較后產(chǎn)生的信號(hào)送給AQ模塊,由AQ模塊確定產(chǎn)生什么變化，以改變PWM電平的變化。 PWM_setIntMode(myPwm1, PWM_IntMode_CounterEqualZero); PWM_enableInt(myPwm1); PWM_setIntPeriod(myPwm1, PWM_IntPeriod_ThirdEvent); 在改變比較值得地方中斷，第三個(gè)事件產(chǎn)生INT，選擇INT零事件。以上程序段為初始化EPWM1的程序代碼。voi

39、d update_compare(EPWM_INFO *epwm_info)if(epwm_info->EPwmTimerIntCount = 10) epwm_info->EPwmTimerIntCount = 0; if(epwm_info->EPwm_CMPA_Direction = EPWM_CMP_UP) if(PWM_getCmpA(epwm_info->myPwmHandle) < epwm_info->EPwmMaxCMPA) PWM_setCmpA(epwm_info->myPwmHandle, PWM_getCmpA(epwm_in

40、fo->myPwmHandle) + 1); else epwm_info->EPwm_CMPA_Direction = EPWM_CMP_DOWN; PWM_setCmpA(epwm_info->myPwmHandle, PWM_getCmpA(epwm_info->myPwmHandle) - 1); 每個(gè)10次的中斷改變一下CMPA和CMPB的值，如果我們?cè)黾覥MPA的值，檢查，看看我們是否達(dá)到了最大值。如果沒有，增加CMPA，否則改變方向并降低CMPA的值。 Elseif(PWM_getCmpA(epwm_info->myPwmHandle) = epwm_info->EPwmMinCMPA) epwm_info->EPwm_CMPA_Direction = EPWM_CMP_UP; PWM_setCmpA(epwm_info->myPwmHandle, PWM_getCmpA(epwm_info->myPwmHandle) + 1); else PWM_setCmpA(epwm_info->myPwmHandle, PWM_getCmpA(epwm_info-