機械32微機--微處理器

1、主講教師：滕璇璇Shelly T. 微機原理與應用 20152016 秋機械設計1309,1310武漢輕工大學電氣與電子工程學院Contents微處理器微處理器2微處理器概述微機系統(tǒng)簡介微機系統(tǒng)簡介18086/8088微處理器結(jié)構(gòu)8086/8088微處理器工作模式及外部結(jié)構(gòu)80 x86至Pentium系列微處理器技術概述2.1 微處理器概述計算機運算器控制器存儲器輸入設備輸出設備 微處理器集成在一個芯片2.1.1 微處理器的基本概念微計算機單片機單板機通用微機微處理器有各種型號：Intel公司的8080、8086/8088、80286/386/486、PentiumZilog公司的Z80、Z8

2、000Motorola公司的6800、6809、68000等2.1.1 微處理器的基本概念又稱微控制器，屬于嵌入式微處理器 微機早期的一種簡化形式 80X862.1.2 微處理器基本結(jié)構(gòu)和功能不同型號的微處理器有不同的內(nèi)部結(jié)構(gòu)，但在功能結(jié)構(gòu)上具有相似性和共通性微處理器內(nèi)部寄存器陣列 算術邏輯運算單元 控制器 浮點運算部件及高速緩沖存儲器cache 通用寄存器和專用寄存器指令寄存器、指令譯碼器和各種定時與控制信號的產(chǎn)生電路 現(xiàn)代的微處理器中還集成了 Intel 4040 ROM、RAM、I/O芯片MCS-4Intel 8008ROM、RAM、I/O芯片MCS-81972年 第一代微處理器2.1.

3、3 微處理器發(fā)展過程1971年第一塊微處理器問世，Intel 4040類型時期代表產(chǎn)品重要特征第一代1971-1973 Intel 4004 4040 字長4位，集成度2300管/片時鐘頻率1MHz 第二代 19731977年 Intel 8080/85Zilog Z80Motorola 6800RockweH 6502 字長8位，地址線16根集成度1萬管/片時鐘頻率24MHz 第三代 19781980年 Intel 8086/88Motorola 68000 字長16位，地址線20根 集成度2萬6萬管/片 時鐘頻率48MHz 19811984年 Intel 80286Motorola 680

4、10 字長16位，地址線24根集成度約13萬管/片時鐘頻率620MHz 類型類型時期時期代表產(chǎn)品代表產(chǎn)品重要特征重要特征第第四四代代 19851989年年 Intel 80386、Motorola 68020 字長字長32位、地址線位、地址線32根根集成度集成度15萬萬50萬管萬管/片、片、時鐘頻率時鐘頻率1640MHz 19891992年年 Intel、AMD、Cyrix的的80486、IBM Power PC 601 字長字長 32位、地址線位、地址線32根、根、集成度集成度120萬管萬管/片、時鐘片、時鐘頻率頻率33100MHz 19931994年年 Intel的的Pentium、AMD

5、、Cyrix的的5X86及及K5、M系列、系列、IBM PowerPC 604、DEC Alpha 21064 集成度集成度350萬管萬管/片、時鐘片、時鐘頻率頻率50166MHz 1995年之后年之后 Pentium Pro、Pentium MMX 等等字長都是字長都是32位、數(shù)據(jù)通位、數(shù)據(jù)通道道64位、地址線位、地址線32根根2005年至今年至今 Pentium 8XX處理器處理器 、9XX處理處理器器 多核多核92.2 Intel 8086/8088 8088 是準16位微處理器q8086/8088除了外數(shù)據(jù)總線位數(shù)及與此相關的部分邏輯稍有差別外,內(nèi)部結(jié)構(gòu)和基本性能相同,指令系統(tǒng)完全兼容

6、。 8086 是全16位微處理器q在8086/8088的設計中，引入了兩個重要的結(jié)構(gòu)概念： 指令流水線 存儲器分段q數(shù)據(jù)總線和地址總線的低16位/低8位分時復用。 這兩個概念在以后升級的Intel系列微處理器中一直被沿用和發(fā)展。正是這兩個概念的引入，使8086/8088比原來的8位MPU在運行速度、處理能力和對存儲空間的訪問等性能方面有很大提高。2.2.1 8086/8088微處理器結(jié)構(gòu)8088/8086 CPU寄存器組算術邏輯單元ALU 標志寄存器FR暫存器執(zhí)行單元EU（Execution Unit)總線接口單元BIU（Bus Interface Unit)完成取指令和存取數(shù)據(jù)操作負責分析指

7、令和執(zhí)行指令內(nèi)部控制邏輯段寄存器（CS、SS、DS、ES）地址加法器指令隊列輸入/輸出控制電路指令指針寄存器IP11總線控制電路20位AB通用寄存器累加器基址寄存器計數(shù)寄存器數(shù)據(jù)寄存器堆棧指針基址指針目的變址源變址指針寄存器變址寄存器地址加法器運算暫存器ALU標志寄存器 EU控制電路指令指針內(nèi)部暫存器指令隊列總線接口單元(BIU)執(zhí)行單元(EU)外部總線8086/8088DB8088:8位8086:16位CSDSSSESIP1 2 3 4 5 68位80888086AX AH ALBX BH BLCX CH CLDX DH DL SPBPDISIALU DB16位12 當EU從指令隊列中取出指

8、令時，BIU便從內(nèi)存中取出后續(xù)的代碼放入隊列中；當EU需要數(shù)據(jù)時，BIU根據(jù)EU輸出的地址，從指定的內(nèi)存單元或外設中取出數(shù)據(jù)供EU使用；當運算結(jié)束時，BIU將運算結(jié)果送給指定的內(nèi)存單元或外設。 EU控制電路從指令隊列取出指令代碼，經(jīng)譯碼發(fā)出相應的控制信號；數(shù)據(jù)在ALU中進行運算；運算結(jié)果的特征保留在標志寄存器(FLAGS)中。 EU-負責分析和執(zhí)行指令BIU-負責執(zhí)行所有的“外部總線”操作指令隊列的存在使EU和BIU并行工作 取指令和分析、執(zhí)行指令操作可重疊進行，形成了兩級指令流水線結(jié)構(gòu)，減少了CPU等待時間，提高了CPU的利用率，加快了整機運行速度，降低了對存儲器存取速度的要求。15 0AX

9、BXCXDX通用寄存器AH ALBH BLCH CLDH DL 8 7累加器基地址寄存器計數(shù)器數(shù)據(jù)寄存器執(zhí)行部件（Execution Unit）堆棧指針寄存器基地址寄存器源變址寄存器目的變址寄存器SPBPSIDI專用寄存器1、算術邏輯單元ALU4、EU控制器2、寄存器組狀態(tài)標志寄存器FR15 03、標志寄存器標志寄存器的安排標志寄存器FR8086標志寄存器F為16位，用了其中9位。6個狀態(tài)標志位：CF、PF、AF、ZF、SF、OF3個控制標志位：DF、IF、TF狀態(tài)標志位：反映算術或邏輯運算后結(jié)果狀態(tài) CF（Carry Flag）：進位標志，D0位。執(zhí)行結(jié)果在最高位上產(chǎn)生了一個進位或借位，CF

10、=1；無進位或借位，CF=0。會受循環(huán)指令影響。 PF（Parity Flag）：奇偶性標志，D2位。執(zhí)行結(jié)果的低8位中有偶數(shù)個“1”時，PF=1；否則，PF=0。機器中傳遞信息時，對產(chǎn)生的代碼出錯情況提供檢測條件。 AF（Auxiliary Flag）：輔助進位標志，D4位。執(zhí)行結(jié)果的低4位向高4位有進位或借位時，AF=1；否則，AF=0。 一般用在BCD碼運算中。 ZF（Zero Flag）：零標志，D6位。如運算結(jié)果為零，ZF=1；如運算結(jié)果不為零，ZF=0。 SF（Sign Flag）：符號標志，D7位。如運算結(jié)果為負數(shù)，SF=1；如運算結(jié)果為正數(shù)，ZF=0； OF（Overflow

11、Flag）：溢出標志，D11位。如帶符號數(shù)在進行算術運算時產(chǎn)生了溢出，OF=1；如無溢出，OF=0。溢出表示運算結(jié)果已經(jīng)超出機器能夠表示的數(shù)值范圍。 DF（Direction Flag）：方向標志，D10位?？刂茢?shù)據(jù)串操作指令的步進方向。若用指令STD將DF=1, 數(shù)據(jù)串操作過程中地址自動遞減；若用指令CLD將DF=0, 則地址自動遞增。控制標志位：控制CPU的操作，由程序設置或清除。 IF（Interrupt Flag）：中斷允許標志，D9位?？刂瓶善帘沃袛唷Ｈ粲弥噶頢TI將IF=1, 允許接受外部從INTR引腳發(fā)來的可屏蔽中斷請求；若用指令CLI將IF=0, 禁止接受外部發(fā)來的可屏蔽中斷請

12、求。IF的狀態(tài)不影響非屏蔽中斷（NMI）請求，也不影響CPU響應內(nèi)部的中斷請求。 TF（Trap Flag）：跟蹤（陷阱）標志，D8位。為方便調(diào)試程序而設置的。若TF=1，CPU處于單步工作方式；若TF=0，正常執(zhí)行程序?？偩€接口部件（Bus Interface Unit）CSDSSSES代碼段寄存器數(shù)據(jù)段寄存器堆棧段寄存器附加段寄存器段寄存器IP指令指針寄存器20位的地址加法器BIU總線控制邏輯1 2 3 4 5 66個字節(jié)的指令隊列80884個字節(jié)19 4個段寄存器為8086/8088采用存儲器分段管理提供了主要硬件支持。 通過分段管理，把1MB可尋址的物理存儲空間分成若干個邏輯段，每段大

13、小為64KB。 段的起始單元地址叫段基址，存放在段寄存器中。 通過4個段寄存器，CPU每次可同時對4個段進行尋址。且分段方式不唯一，各段之間可以連續(xù)、分離、部分重疊或完全重疊，具體取決于對各個段寄存器的預置內(nèi)容。20采用分段管理，存儲器地址有物理地址和邏輯地址之分。 物理地址是1MB存儲空間中的某一單元地址，用20位地址碼表示，CPU訪問存儲器時，地址總線上送出的就是物理地址。 邏輯地址在編程時采用，由段基址和偏移地址組成，兩者均為16位。 由16位邏輯地址變換為20位物理地址的關系如下： 物理地址=段基址16+偏移地址物理地址生成示意圖段基址 偏移地址地址加法器邏輯地址15 0 15 0 左

14、移四位段基址 000020位物理地址19 020條地址線 尋址能力地址范圍220=1M字節(jié) 00000FFFFFH19 0物理地址加法器段基址 偏移地址15 015 00000偏移地址段首地址00000H42320H42386H乘以16物理地址例：已知IP=66H,CS=4232HCS16=42320H段首址IP=66H偏移地址下一條指令物理地址采用段寄存器的優(yōu)點1.解決了16位寄存器如何訪問大于64KB內(nèi)存空間的問題2.可以實現(xiàn)程序的重定位物理地址：1MB存儲區(qū)域中的實際地址（20位的地址）邏輯地址：程序中出現(xiàn)的地址，由段地址和段內(nèi)偏移量組成（注：段地址和段偏移量都是16位的二進制數(shù)）存儲器

15、管理就是將程序中的邏輯地址轉(zhuǎn)換成物理地址的結(jié)構(gòu)物理地址=段地址16+偏移量*同一物理地址可以有不同的段地址和偏移量對8086/8088而言BIU與EU的動作協(xié)調(diào)原則BIU和EU是并行工作的,按流水線技術原則管理4. 執(zhí)行轉(zhuǎn)移、調(diào)用和返回指令時，指令隊列中的原有內(nèi)容自動消除 BIU往指令隊列中裝入另一程序段中的指令8088中一個1.當8086指令隊列中有兩個空字節(jié)時,BIU自動把指令取到隊列中2. EU從指令隊列取指，執(zhí)行。執(zhí)行過程中如果要訪問存儲器或I/O, 而此時，BIU正在取指，完成取指后，響應EU的總線請求。3. 指令隊列已滿，EU又沒有總線訪問，BIU進入空閑狀態(tài)2.3 8086/80

16、88微處理器的工作模式及外部結(jié)構(gòu)工作模式最小工作模式：所有的總線控制信號都 直接由8088/8086產(chǎn)生最大工作模式：8088/8086要通過總線控制器 8288來形成各種總線周期，控 制信號由8288供給MN / MX=VCCMN / MX= GND單CPU系統(tǒng)多CPU系統(tǒng)2.3.1 指令周期、總線周期、時鐘周期取指令譯碼執(zhí)行每條指令一系列控制信號指令周期：執(zhí)行一條指令所需要的時間總線周期：CPU從存儲器或I/O端口存取 一次所需要的時間（Bus Cycle）訪問一次總線的時間分析執(zhí)行每一條指令的時間不同一個基本的總線周期由4個T狀態(tài)組成是微機系統(tǒng)工作的最小時間單位時鐘周期：系統(tǒng)完成任何操作

17、所需要的時間，均是時鐘周期的整數(shù)倍。取決于系統(tǒng)的主頻率T狀態(tài)CLKT1 T2 T3 T4總線周期8088CPU的主頻率為5MHz，時鐘周期（一個T狀態(tài)）為200ns基本總線周期存儲器讀或?qū)戄斎胼敵龅淖x或?qū)懼袛囗憫粋€最基本的總線周期通常包括4個T狀態(tài) T1狀態(tài)：CPU往多路復用總線上發(fā)送地址信息，選中所要尋址的存儲單元或外設端口地址。 T2狀態(tài)：CPU從總線上撤銷地址，并使總線的低16位浮置成高阻狀態(tài)，為傳送數(shù)據(jù)做準備。 T3狀態(tài)：總線的高4位繼續(xù)提供狀態(tài)信息，低16位將出現(xiàn)由CPU寫出的數(shù)據(jù)，或CPU從存儲器或者外設端口讀入的數(shù)據(jù)。 等待狀態(tài)：有些情況下，I/O或M不能及時配合CPU傳送數(shù)據(jù)

18、，在T3狀態(tài)啟動之前它會通過READY引腳向CPU 發(fā)出一個“未準備好”信號。CPU在T3狀態(tài)之后自動插入若干個時鐘周期Tw，直至CPU接收到“準備好”信號，自動脫離Tw狀態(tài)進入T4。 T4狀態(tài)：總線周期結(jié)束。 空閑周期Ti：兩個總線周期之間，若干個時鐘周期。8086/8088存儲器20條AB，尋址1M存儲空間；按字節(jié)組織，每個字節(jié)唯一 地址；字節(jié)：順序存放字：低位字節(jié)放在低地址中 高位字節(jié)放在高地址中雙字節(jié)：低位字是偏移量 高位字是段地址規(guī)則字：低位字節(jié)存放在偶 數(shù)地址非規(guī)則字：低位字節(jié)存放在 奇數(shù)地址規(guī)則字的存取需要1個總線周期，非規(guī)則字的存取需要2個總線周期地址總線A19A1可同時對高、

19、低位庫的存儲單元尋址，A0或BHE用于庫的選擇，分別接到庫選擇端SEL。BHEA0操作操作使用的數(shù)據(jù)總線使用的數(shù)據(jù)總線00同時讀同時讀/寫高低兩個字節(jié)寫高低兩個字節(jié)AD15AD001只讀只讀/寫奇地址的高位寫奇地址的高位AD15AD810只讀只讀/寫偶地址的高位寫偶地址的高位AD8AD011不傳送不傳送8088系統(tǒng)中，尋址空間1MB，單一的存儲器，1M8位。20跟地址線與8跟數(shù)據(jù)線分別同8088CPU的對應地址線和數(shù)據(jù)線相連。8088CPU每訪問1次存儲器只讀/寫1個字節(jié)信息。任何數(shù)據(jù)字都需要兩次訪問存儲器才能完成讀/寫操作。8088系統(tǒng)中，程序運行速度比在8086系統(tǒng)中慢些。每個段大小可以從

20、一個字節(jié)開始，任意遞增，最多包含 64KB長的連續(xù)存儲單元；每個段的20位起始地址（段基址），是能被16整除的數(shù)， 即最后4位為零，可通過程序在段寄存器中裝入16位段地 址來設置；段地址是20位段基址的前16位。1個程序所用的具體存儲空間：1個或多個邏輯段；段基地址存在CS、SS、DS、ES中，程序可以從中給出的 邏輯段中存取代碼和數(shù)據(jù)；段區(qū)的分配是由操作系統(tǒng)完成的，系統(tǒng)允許程序員指定。20位尋址操作變?yōu)?6位尋址操作縮短了指令長度，提高了執(zhí)行速度多在段內(nèi)操作，少在段間操作注：程序設計中變復雜尋址為簡單尋址分段結(jié)構(gòu)的優(yōu)點：實際地址(也稱為物理地址)：CPU對存儲器進行訪問時的實際尋址所使用的地

21、址，對8086/8088來講，用20位二進制數(shù)或5位十六進制數(shù)表示。邏輯地址：程序和指令中表示的一種地址，由段地址和偏移地址兩部分組成，用無符號的16位二進制或4位十六進制表示。 段地址：16位段寄存器直接給出的16位地址。 偏移地址(也稱為偏移量或偏移)：由指令尋址時的寄存器組合與位移量之和，16位的偏移量。表示所尋址的地址單元距離段起始地址之間的偏移。 實際地址和邏輯地址 8086系統(tǒng)中的堆棧是用段定義語句在存儲器中定義的一個 堆棧段，如同其它邏輯段，可在1MB的存儲空間中浮動。 一個系統(tǒng)堆棧數(shù)目不受限制，棧長度不超過64KB。 堆棧由段寄存器SS和堆棧指針SP來尋址 SS：給出堆棧段的段

22、地址 SP：給定當前棧頂，即指出從堆棧的段基址到棧頂?shù)钠屏俊?棧頂是堆棧操作的唯一出口，是棧地址較小的一端。堆棧（1）在進行連續(xù)的壓入和彈出操作時，壓入的次序與彈出的次序正相反，即先壓入的內(nèi)容后彈出，這樣可保證返回寄存器的內(nèi)容不發(fā)生錯誤。由于堆棧操作是按“后進先出”方式工作，因此在使用進棧指令PUSH和出棧指令POP時應注意兩點:（2）PUSH和POP指令必須成對出現(xiàn)，否則會使地址出錯，而造成整個程序執(zhí)行出錯。2.3.2 8086/8088CPU的引腳信號和功能8080/8085 8位 16位 64KB 408088/8086 16位 20位 1MB 40數(shù)據(jù)線 地址線 直接尋址 引腳數(shù)雙功

23、能引腳的功能轉(zhuǎn)換分時復用同一引腳在一個總線周期的不同時鐘周期內(nèi)其功能不同根據(jù)工作模式定義引腳的功能8086GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN (S0)ALE (QS0)INTA(QS1)TESTREADYRESET8088GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD

24、0NMIINTRCLKGNDVCCA15A16/S3A17/S4A18/S5A19/S6SS0(HIGH)MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN (S0)ALE (QS0)INTA(QS1)TESTREADYRESET其中帶括號的引腳功能為最大模式下的功能8086/8088 的引腳信號和功能 分時復用地址/數(shù)據(jù)總線：AD15AD0(引腳39，2-16，16根) 傳送地址時：單向，三態(tài)輸出，傳送數(shù)據(jù)時：雙向，三態(tài)輸入輸出。通過分時復用利用40條引腳實現(xiàn)20位地址、16位數(shù)據(jù)即眾多控制信號和狀態(tài)信號的傳輸。T1狀態(tài)：輸出

25、要尋址的存儲器或I/O端口地址；T2狀態(tài)：浮置成高阻狀態(tài)，為傳輸數(shù)據(jù)做準備；T3狀態(tài)：用于傳輸數(shù)據(jù)；T4狀態(tài)：結(jié)束總線周期。當CPU響應中斷以及系統(tǒng)總線“保持響應”時，復用線都被浮置成高阻狀態(tài)。 分時復用地址/狀態(tài)總線：A19/S6 A16/S3(引腳3538，4根)輸出，三態(tài)。T1狀態(tài)：輸出地址的最高位；T2T4狀態(tài)：輸出狀態(tài)信息。訪問存儲器：T1狀態(tài)時輸出的A19 A16送到鎖存器（8282）鎖存，與AD15AD0組成20位的地址信號；訪問I/O端口：不使用這4條引線，A19 A16=0。S6為0，8086當前與總線相連。S5表明中斷允許標志位IF的當前設置。S4和S3指示當前正在使用哪個

26、段寄存器。S4S3狀態(tài)00當前正在使用ES01當前正在使用SS10當前正在使用CS，或未用任何段寄存器11當前正在使用DSS4、S3的代碼組合和對應的狀態(tài) 電源線和地線：3根，1個電源線Vcc（引腳40）:輸入電壓+5V10%。2個地線GND（引腳1，20）：均接地 控制總線：8根 a)BHE/S7(引腳34)：高8位數(shù)據(jù)總線允許/狀態(tài)復用，三態(tài)，輸出BHE在總線周期的T1狀態(tài)時輸出，S7在T2T4時輸出。 8086中，當BHE/S7引腳上輸出BHE信號時，表示總線上高8位AD15AD8的數(shù)據(jù)有效。存儲體寄庫選擇控制。 8088中，34引腳不是BHE/S7，而是被賦予另外的信號：最小方式時，它

27、為SS0，最大方式時，它恒為高電平。 S7在8086中未被賦予定義。b) RD(引腳32)：讀控制，三態(tài)，輸出，低有效RD =0時，CPU將執(zhí)行對M/IO端口的讀操作。對內(nèi)存單元還是對IO端口讀取數(shù)據(jù)，取決于M/IO(8086)或M/IO(8088)信號。在一個讀操作的總線周期中， RD信號在T2、T3、Tw狀態(tài)均為低電平，以保證CPU讀有效。在系統(tǒng)總線“保持響應”期間，RD被浮空。“Ready”輸入引腳，接收來自于內(nèi)存單元或I/O端口向CPU發(fā)來的“準備好”狀態(tài)信號，表明內(nèi)存單元或I/O端口已經(jīng)準備好進行讀寫操作。該信號是協(xié)調(diào)CPU與內(nèi)存單元或I/O端口之間進行信息傳送的聯(lián)絡信號。 c)RE

28、ADY(引腳22):“準備好”信號，輸入，高有效，由所尋址的M或IO設備發(fā)出。READY=1時，表示M或IO設備已準備就緒，馬上可以進行依次數(shù)據(jù)傳輸。CPU在每個總線周期的T3狀態(tài)開始對READY信號采樣。當READY=0時，表示M或IO設備尚未準備好，則CPU在T3狀態(tài)之后自動插入一個或幾個等待狀態(tài)Tw，直到READY變?yōu)楦唠娖剑M入T4狀態(tài)，完成數(shù)據(jù)傳送過程。d)TEST(引腳23):等待測試信號，輸入，低有效。當CPU執(zhí)行WAIT指令時，進入空轉(zhuǎn)等待狀態(tài)，且每隔5個時鐘周期對該線的輸入進行一次測試：若TEST=1時，CPU將停止取下條指令而繼續(xù)處于等待狀態(tài)，重復執(zhí)行WAIT，直到TEST

29、=0時，等待狀態(tài)結(jié)束，CPU才繼續(xù)往下執(zhí)行被暫停的指令。 e)INTR(引腳18):可屏蔽中斷請求，輸入，高有效。INTR=1時，表示外設提出了中斷請求，8086在每個指令周期的最后一個T狀態(tài)去采樣此信號。若IF=1，CPU響應中斷，停止執(zhí)行當前的指令序列，并轉(zhuǎn)去執(zhí)行中斷服務程序。 f)NMI(引腳17):非屏蔽中斷請求，輸入，上升沿觸發(fā)此請求不受IF狀態(tài)的影響，也不能用軟件屏蔽，只要此信號一出現(xiàn)，CPU就會在現(xiàn)行指令結(jié)束后引起中斷。 g)RESET(引腳21):復位信號，輸入，高電平有效。與8284A（時鐘發(fā)生/驅(qū)動器）的復位輸出端相連；8086/8088要求復位脈沖寬度不得小于4個時鐘周期

30、，而初次接通電源時所引起的復位，則要求維持的高電平不能小于50S。復位后，CPU的主程序流程恢復到啟動時的循環(huán)待命初始狀態(tài)。內(nèi)部寄存器內(nèi)部寄存器狀態(tài)狀態(tài)標志寄存器標志寄存器IPCSDSSSES指令隊列緩沖器指令隊列緩沖器清除清除0000HFFFFH0000H0000H0000H清除清除h)CLK(引腳19):系統(tǒng)時鐘，輸入通常與8284A時鐘發(fā)生器的時鐘輸出端CLK相連，該時鐘信號的低/高之比常采用2:1(占空比1/3)。 其它控制線（引腳2431）：8個 這些控制線的性能，根據(jù)方式控制線（引腳33）MN/MX所處的狀態(tài)而定。MN/MX=1，8086工作于最小方式，全部信號由CPU提供；MN/

31、MX=0，8086工作于最大方式，控制信號由8288總線控制器提供。時序：計算機操作運行的時間順序。時序：三總線上出現(xiàn)的信息不但有嚴格的順序，而且有準確的時間，成為定時或時序。數(shù)據(jù)/地址、狀態(tài)/地址復用線的特點 減少了 8086CPU的引腳線 需解決 數(shù)據(jù)/地址線的分離控制線的特點 功能各異：不同控制線具有不同的作用 方向確定：僅為單相輸入或輸出 電平觸發(fā)：不同控制線有不同的電平觸發(fā)方式電源線 VCC:+5V GND:地 8086/80888086/8088的引腳特性8086/8088系統(tǒng)最小/最大工作方式條件 最小工作模式：控制線MN/MX=H 最大工作模式：控制線MN/MX=L特點 最小工

32、作模式：控制線由CPU自身產(chǎn)生 最大工作模式：控制線由芯片8288產(chǎn)生應用 最小工作模式：硬件簡單，用于專用機 最大工作模式：硬件復雜，用于系統(tǒng)機注：掌握最小工作模式，了解最大工作模式MN/MX接電源電壓，系統(tǒng)處于最小方式，即單處理器系統(tǒng)方式；時鐘信號發(fā)生器8284A；外接晶體的基本振蕩頻率為15MHz，經(jīng)8284A三分頻后，送給CPU作系統(tǒng)時鐘CLK。8位地址鎖存器8282：鎖存后地址信號，在整個周期保持不變。三態(tài)輸出的8位數(shù)據(jù)總線收發(fā)器8286：用于增加系統(tǒng)的驅(qū)動能力。等待狀態(tài)產(chǎn)生電路：向8284A的RDY端提供一個信號，經(jīng)同步 后，向CPU的READY線發(fā)“準備就緒”信號， 通知CPU數(shù)

33、據(jù)傳送已完成，可退出當前總線 周期。最小方式a） INTA(Interrupt acknowledge) 引腳24 中斷響應信號，輸出，低有效 CPU對來自外設的中斷請求作出響應，發(fā)兩個連續(xù)負脈沖。 第一個脈沖：通知外設端口，中斷請求被允許； 第二個脈沖：外設往數(shù)據(jù)總線上發(fā)送中斷類型碼。b）ALE：(address latch enable)引腳25 地址鎖存允許信號，輸出，高有效。 CPU在每個總線周期T1狀態(tài)發(fā)出，作為地址鎖存器的地址 鎖存信號。中斷：是CPU與外部設備交換信息的一種方式。計算機在執(zhí)行正常程序的過程中，當出現(xiàn)某些異常事件或某種外部請求時，處理器就暫時中斷正在執(zhí)行的正常程序，

34、而轉(zhuǎn)去執(zhí)行對異常事件或某種外設的請求的處理操作。c） DEN：(data enable)引腳26 數(shù)據(jù)允許信號，輸出，三態(tài)，低有效 為總線收發(fā)器OE端提供控制信號，決定是否允許數(shù)據(jù)通過。d) DT/R： (data enable)引腳27 數(shù)據(jù)收發(fā)控制信號，輸出，三態(tài)?？刂瓶偩€收發(fā)器的數(shù)據(jù)傳送方向，高電平時：數(shù)據(jù)發(fā)送；低電平時：數(shù)據(jù)接收e) M/IO：(memory/input and output)引腳28 存儲器/輸入輸出控制信號，輸出，三態(tài)。用于區(qū)分CPU訪問M還是IO。 高電平:訪問M:；低電平:訪問IO。f) WR: (write)引腳29 寫控制信號，輸出，三態(tài)，低有效 表示CPU

35、當前進行M或IO的寫操作。g) HOLD：(hold request)引腳30 總線保持請求信號，輸入，高有效 是系統(tǒng)中的其它總線主控部件向CPU發(fā)出的請求占用總線 的控制信號。h) HLDA: (hold acknowledge)引腳31 總線保持應答信號，輸出，高有效 與HOLD配合使用的聯(lián)絡信號， 有效期間，所有與三態(tài)門連接的引腳處于浮空，讓 出總線。MN/MX接地，系統(tǒng)處于最大方式，含兩個或多個處理器，需要解決主處理器和協(xié)處理器之間協(xié)調(diào)工作及總線共享問題。時鐘發(fā)生/驅(qū)動器8284A：1片8位地址鎖存器8282：3片三態(tài)輸出的8位數(shù)據(jù)線收發(fā)器8286：2片等待狀態(tài)產(chǎn)生電路：協(xié)調(diào)Ready

36、信號總線控制器8288：對CPU發(fā)出的控制信號變換、組合，得到對M或IO的讀/寫信號，對8282和8286的控制信號。最大方式最小方式：控制信號M/IO或(M/IO)、WR、INTR、ALE、DT/R、DEN直接從CPU的第2429腳送出。a) LOCK(lock)引腳29 總線封鎖信號，輸出由指令前綴LOCK產(chǎn)生，LOCK前綴后面一條指令執(zhí)行完畢，LOCK信號撤銷。低電平時：CPU獨占總線，系統(tǒng)中其它主要部件就不能占用總線。b) RQ/GT1、RQ/GT0：引腳30、31 總線請求輸入/總線允許輸出供CPU以外的兩個處理器，用來發(fā)出使用總線的請求信號，和接收CPU對總線請求信號的回答信號。二

37、者都是雙向的，信號在同一引線上傳輸，當方向相反，RQ/GT0有更高優(yōu)先權。c) MRDC(memory read command)對存儲器讀 MWTC:(memory write command)對存儲器寫 AMWC(advanced memory write command)超前寫存儲器命令 IOWC(I/O write command)對I/O寫 IODC(I/O read command)對I/O讀 AIOWC(advanced I/O write command)超前寫I/O命令2.4 8086/8088微處理器的基本時序CPU的基本時序最小模式下的典型時序最大模式下的典型時序時序：是

38、計算機操作運行的時間順序 2.4.1 最小模式下的典型時序T1 T2 T3 T4CLKALE1. 8086最小工作模式最小工作模式下的總線讀周期下的總線讀周期M/IOA19A16S6S3BHERDDT/RDENAD15AD0高高=M地址地址地址地址低低=IO輸出輸出輸出輸出S6S3數(shù)據(jù)數(shù)據(jù) 輸入輸入數(shù)據(jù)數(shù)據(jù)TwCLKALEM/IOA19A16S6S3RDDT/RDENAD15AD0 具有等待狀態(tài)的總線讀操作BHET1高高=M地址地址地址地址READY低低=IO輸出輸出輸出輸出T2S6S3T3輸入輸入T42. 最小模式下的總線寫操作（8086）T1 T2 T3 T4CLKALEM/IOA19A1

39、6S6S3BHEWRDT/RDENAD15AD0數(shù)據(jù)數(shù)據(jù)S6S3高高=M地址地址地址地址輸出輸出讀操作和讀操作和寫操作有寫操作有哪些不同？哪些不同？*輸出輸出低低=IO輸出輸出3. 中斷響應周期T1 T2 T3 T4 T1 T1 T1 T1 T2 T3 T4三個空閑狀態(tài)三個空閑狀態(tài)LCKALEAD7AD0INTA中斷類型中斷類型INTA4. 系統(tǒng)的復位和啟動操作CLK無作用狀態(tài)無作用狀態(tài)浮空浮空三態(tài)門三態(tài)門輸出信號輸出信號RESET輸入輸入8086/8088的啟動和復位信號的啟動和復位信號內(nèi)部內(nèi)部RESETCPU立即停止操作，清立即停止操作，清FR，DS，ES，SS、IP及指令隊列。及指令隊列

40、。同時，置同時，置CS為為FFFFH。當。當RESET變?yōu)榈碗娖綍r，變?yōu)榈碗娖綍r，CPU從從FFFF0H單元開始啟動。單元開始啟動。進入內(nèi)部進入內(nèi)部RESET后后5. 總線占用周期CLKHOLDHLDA所所有有三三態(tài)態(tài)總總線線8086/8088總線請求總線請求/響應時序圖響應時序圖T4或或T169Intel 80286(1)內(nèi)部有4個獨立的可并行操作單元：執(zhí)行單元(EU)、總線單元(BU)、指令單元(IU)和地址單元(AU)，可實現(xiàn)4級流水線作 (2)地址總線和數(shù)據(jù)總線完全分開；(3)存儲空間有實地址和保護虛擬地址兩種工作方式。兩者的實地址空間分別為1MB和16MB；(4)在保護方式下，4個段寄存器裝入的不再是段基址，而是指向段描述符表中某個段描述符的索引值，稱為段選