單片機原理與應用系統(tǒng)設(shè)計 第06章 單片機系統(tǒng)串行擴展技術(shù)

1、第6章 單片機系統(tǒng)串行擴展技術(shù)6.1 單片機串行擴展概述6.2 I2C總線 6.3 SPI串行外設(shè)接口 6.4 單總線1-WIRE BUS 6.5 串行A/D和D/A轉(zhuǎn)換接口 6.1 單片機串行擴展概述 單片機應用系統(tǒng)中使用的串行擴展總線主要有I2C Bus (Inter IC Bus), SPI (Serial Peripheral Interface)以及單總線1-Wire Bus等，這類串行通信總線接口是一種二/三線的串行通信標準，在使用時，硬件要符合接口標準時序的要求，軟件要遵守標準要求的通信協(xié)議，并且在信號定義、接口方法以及操作上各有不同。對于沒有這種接口的單片機只要在硬件和軟件上能

2、模擬它的通信要求，同樣可以與帶有這類串行通信標準的芯片相連使用。 優(yōu)點：僅占用很少的資源和I/O線，器件接線簡單，結(jié)構(gòu)緊湊，同時還具有工作電壓寬、抗干擾能力強、功率低、數(shù)據(jù)不易喪失和支持在線編程等優(yōu)點。 6.2 I2C總線6.2.1 I2C總線的根本原理6.2.2 I2C總線數(shù)據(jù)傳輸格式6.2.3 AT24系列串行E2PROM 6.2 I2C總線 I2C總線的數(shù)據(jù)傳送只需兩根信號線，一根是雙向的數(shù)據(jù)線SDA，另一根是時鐘線SCL。I2C總線通過這兩根線傳送信息，可發(fā)送和接收數(shù)據(jù)，并允許假設(shè)干兼容器件共享總線。I2C總線傳輸速率為100kbps改進后的標準為400 kbps；I2C總線上的外圍器

3、件都是CMOS器件，屬于電壓型負載，總線上的器件數(shù)量不是由電流負載能力決定，而是由電容負載確定。 6.2 I2C總線 兩線式傳輸?？偩€上的所有節(jié)點，如主器件(單片機，微處理器)、外圍器件、接口模塊等都連到同名端的SDA、SCL線上。 系統(tǒng)中有多個主器件時，這些器件都可作為總線的主控制器，總線工作時任何一個主器件都可以成為主控制器，多機競爭時的時鐘同步與總線仲裁都由硬件與標準軟件模塊自動完成，無須用戶介入。 按照I2C總線標準，總線傳輸中將所有狀態(tài)都生成相應的狀態(tài)碼，主器件能夠依據(jù)這些狀態(tài)碼自動進行總線管理。 系統(tǒng)中所有外圍器件及模塊采用器件地址及引腳地址的編址方法。 所有帶I2C接口的外圍器件

4、都具有應答功能。 I2C總線主要特性如下： 6.2.1 I2C總線的根本原理 由于I2C總線為雙向同步串行總線，因此，I2C總線接口內(nèi)部為雙向傳輸電路，即各器件連接到總線的輸出端是漏極開路輸出或集電極開路輸出的電路結(jié)構(gòu)，故兩條總線上必須有上拉電阻R，R通常可以選510k。 典型的I2C總線接口電路如圖1所示:6.2.1 I2C總線的根本原理圖6-1 I2C總線接口電路結(jié)構(gòu)圖6.2.1 I2C總線的根本原理 I2C總線的尋址方式：在I2C總線開始信號后，主器件發(fā)出的第一個字節(jié)數(shù)據(jù)是用來選擇從器件地址的，其中前7位地址碼，第8位為方向位(R/W)。方向位為“0表示發(fā)送，即主器件把信息寫到所選擇的從

5、器件，方向位為“1表示主器件將向從器件讀信息。開始信號后，系統(tǒng)中的各個器件將自己的地址和主器件送到總線上的地址進行比較，如果與主器件發(fā)送到總線上的地址一致，那么該器件即為被主器件尋址的器件，其接收信息還是發(fā)送信息那么由第8位(R/W)確定。 6.2.2 I2C總線數(shù)據(jù)傳輸格式 1.I2C總線信號 主器件和從器件之間一次數(shù)據(jù)傳送稱為一幀。一幀由啟動信號、假設(shè)干個數(shù)據(jù)字節(jié)和應答位以及停止信號組成。I2C總線是按位傳送的，在時鐘線SCL的一個時鐘周期只能傳送一位數(shù)據(jù)。而且，數(shù)據(jù)線SDA上的信號電平在SCL為高電平期間必須穩(wěn)定除啟動和停止信號，數(shù)據(jù)線上的信號變化只允許在SCL的低電平期間發(fā)生。如圖6-

6、2所示。 6.2.2 I2C總線數(shù)據(jù)傳輸格式圖6-2 I2C總線接口電路時序 在I2C總線技術(shù)標準中，開始和結(jié)束信號也稱啟動和停止信號的定義如圖6-3所示。當時鐘線SCL為高電平時，主器件向SDA線上送出一個由高到低的電平，表示“開始信號，總線上出現(xiàn)開始信號后，就認為總線處在工作狀態(tài)；當SCL線為高電平時，主器件向SDA線上送出的由低到高的電平，表示“結(jié)束信號，總線上出現(xiàn)結(jié)束信號后，就認為總線處于不忙或空閑狀態(tài)。6.2.2 I2C總線數(shù)據(jù)傳輸格式圖6-3 開始和結(jié)束信號6.2.2 I2C總線數(shù)據(jù)傳輸格式6.2.2 I2C總線數(shù)據(jù)傳輸格式 2. I2C總線上的數(shù)據(jù)傳輸 在I2C總線上每次傳送的數(shù)

7、據(jù)字節(jié)數(shù)不限，但每一個字節(jié)必須為8位，而且每個傳送的字節(jié)后面必須跟一個認可位第9位，也叫應答位ACK，數(shù)據(jù)的傳送過程如圖6-4所示。數(shù)據(jù)傳送每次都是先傳最高位，通常從器件在接收到每個字節(jié)后都會做出響應，準備接收下一個數(shù)據(jù)字節(jié)，主器件可繼續(xù)傳送。 如果從器件正在處理一個實時事件而不能接收數(shù)據(jù)時，例如正在處理一個內(nèi)部中斷，在這個中斷處理完之前就不能接收I2C總線上的數(shù)據(jù)字節(jié)，這時可以在應答信號后，使時鐘SCL線保持低電平，控制總線暫停。當接收器準備好接收下一個字節(jié)時再釋放時鐘線SCL，使數(shù)據(jù)傳輸繼續(xù)進行。圖6-4 數(shù)據(jù)傳送時序圖 6.2.2 I2C總線數(shù)據(jù)傳輸格式6.2.3 AT24系列串行E2P

8、ROM 帶I2C總線接口的E2PROM芯片有許多型號，其中AT24CXX系列使用十分普遍，其中典型的型號有AT24C01A/02/04/08/16等5種，它們的存儲容量分別是1024/2048/4096/8192/16384位，即128/256/512/1024/2048字節(jié)。AT24CXX系列的串行電改寫及可編程不需要加高電壓，操作可靠性高，讀寫壽命可達100萬次，數(shù)據(jù)可保存100年。6.2.3 AT24系列串行E2PROM1.存儲器結(jié)構(gòu)及引腳功能說明 AT24CXX系列常用的DIP封裝形式所對應的引腳如圖6-5所示:圖6-5 AT24CXX封裝各引腳的功能和意義如下： VCC：+5V電源。

9、 GND：地線 SCL：串行時鐘輸入端。在時鐘的上升沿把數(shù)據(jù)寫入E2PROM；在時鐘為下降沿時把數(shù)據(jù)從E2PROM中讀出來。 SDA：串行數(shù)據(jù)I/O端，用于輸入和輸出串行數(shù)據(jù)。由于在E2PROM內(nèi)部，SCL和SDA是漏極開路結(jié)構(gòu)的，所以，使用時需要外接上拉電阻。6.2.3 AT24系列串行E2PROM A0，A1，A2：是芯片地址引腳。在型號不同時接法不同。 對于AT24C01A和AT24C02，A0，A1，A2這3位引腳均可以用于芯片尋址。當用8片AT24C01A組成1KB的存儲器時，那么第1片地址為“000，故A0，A1，A2全部接地；第2片地址為“001，故A0接高電平5V，A2，A1接

10、地；第8片地址為“111，故A0，A1，A2全部接高電平5V。在用AT24C02組成2KB存儲器時，也同樣處理。 對于AT24C04，這時只用A1，A2兩位作為地址線，A0引腳不用，故最多只能用4片AT24C04來構(gòu)成2KB的存儲器。 6.2.3 AT24系列串行E2PROM 對于AT24C08，這時只用A2這1位作為地址線。A0，A1引腳不用，故最多只能用2片AT24C08來構(gòu)成2KB的存儲器。 對于AT24C16，地址A0，A1，A2引腳全部不用。這時，只能用1片AT24C16來構(gòu)成2KB的存儲器。 WP：寫保護端。通過此引腳可提供硬件數(shù)據(jù)保護。當把WP接地時，允許芯片執(zhí)行一般讀寫操作；當

11、把WP接到VCC時，那么對芯片實施寫保護。6.2.3 AT24系列串行E2PROM6.2.3 AT24系列串行E2PROM 表6-5 AT24CXX系列各種型E2PROM參數(shù)型號容量/B頁數(shù)頁寫字節(jié)數(shù)總線可接片數(shù)可用地址腳AT24C01A128148A0，A1，A2AT24C02256188A0，A1，A2AT24C045122164A0，A1AT24C0810244162A2AT24C1620488161無6.2.3 AT24系列串行E2PROM2.芯片尋址和存儲器單元尋址 表6-6 控制字格式型號容量/K位D7D6D5D4D3D2D1D0特征碼芯片地址/頁地址讀寫控制AT24C01A110

12、10A2A1A0R/WAT24C0221010A2A1A0R/WAT24C0441010A2A1P0R/WAT24C0881010A2P1P0R/WAT24C016161010P2P1P0R/W6.2.3 AT24系列串行E2PROM 綜上所述，由于I2C總線可掛接多個串行接口器件，在I2C總線中每個器件應有唯一的器件地址，按I2C總線規(guī)那么，器件地址為7位數(shù)據(jù)(即一個I2C總線系統(tǒng)中理論上可掛接128個不同地址的器件)，它和1位數(shù)據(jù)方向位構(gòu)成一個器件尋址字節(jié)，最低位D0為方向位(讀/寫)。器件尋址字節(jié)中的最高4位(D7-D4)為器件型號地址，不同的I2C總線接口器件的型號地址是廠家給定的，如

13、AT24C系列E2PROM的型號地址皆為1010，器件地址中的低3位為引腳地址A2A1A0,對應器件尋址字節(jié)中的D3D2D1位，在硬件設(shè)計時由連接的引腳電平給定。 對于E2PROM的片內(nèi)地址，容量小于256字節(jié)的芯片(AT24C01/02) , 8位片內(nèi)尋址(A0-A7)即可滿足要求。然而對于容量大于256字節(jié)的芯片，那么8位片內(nèi)尋址范圍不夠，如AT24C16，相應的尋址位數(shù)應為11位(211=2048)。假設(shè)以256字節(jié)為1頁，那么多于8位的尋址視為頁面尋址。在AT24C系列中對頁面尋址位采取占用器件引腳地址(A2A1A0)的方法，如AT24C16將A2、A1、A0作為頁地址。凡在系統(tǒng)中引腳

14、地址用作頁地址后，該引腳在電路中不得使用，作懸空處理。6.2.3 AT24系列串行E2PROM6.2.3 AT24系列串行E2PROM3. E2PROM與單片機的接口圖6-6 EEPROM與MCS-51的連接 6.2.3 AT24系列串行E2PROM 圖中的AT24C08地址線只有A2有效，AT24C04地址線只有A2,A1有效，AT24C01A 3根地址線都有效。WP接低電平，芯片都沒有使用寫保護。 同樣，對AT24CXX E2PROM的讀出操作完全遵循I2C總線的主收從發(fā)和主發(fā)從收的規(guī)那么，在數(shù)據(jù)的傳送過程中，每次送數(shù)據(jù)位操作都在SCL為高電平時執(zhí)行，此期間SDA線上的數(shù)據(jù)必須保持穩(wěn)定，而

15、數(shù)據(jù)的更迭操作必須在SCL為低電平時執(zhí)行。SCL在高電平期間SDA線上的任何變化均被理解為控制信號，SDA由高變低意味著讀/寫操作的開始，由低變高那么表示讀/寫操作的結(jié)束。AT24CXX的數(shù)據(jù)讀/寫格式可用圖6-7來表示。圖6-7 AT24CXX的數(shù)據(jù)讀/寫格式6.2.3 AT24系列串行E2PROM6.2.3 AT24系列串行E2PROM 啟動信號發(fā)出，E2PROM收到的第一字節(jié)為指令代碼，其中高四位D7-D4為器件標志，D3-D1用于器件尋址，D0指示數(shù)據(jù)傳輸方向，即D0=1為讀方式，D0=0為寫方式。并由此決定后面的數(shù)據(jù)是單片機發(fā)出還是由E2PROM發(fā)出，如是寫方式，那么需再發(fā)送片內(nèi)地址

16、字節(jié)。在傳輸過程中，數(shù)據(jù)均以從高至低順序發(fā)送，在每字節(jié)結(jié)尾，數(shù)據(jù)接收方應向發(fā)送方回送一個應答信號以示讀/寫的繼續(xù)，一般應答為低電平，如此時單片機送高電平，那么緊接著發(fā)生停止信號，那么讀/寫過程結(jié)束。時序如圖6-8： 圖6-8 I2C總線上數(shù)據(jù)的傳送 6.2.3 AT24系列串行E2PROM6.3.1 SPI的根本原理6.3.2 SPI數(shù)據(jù)傳輸格式6.3 SPI串行外設(shè)接口6.3 SPI串行外設(shè)接口 SPI(Serial Peripheral Interface-串行外設(shè)接口)總線系統(tǒng)是一種同步串行外設(shè)接口，它可以使單片機與各種外圍設(shè)備以串行方式進行通信以交換信息。外圍設(shè)備包括FLASHRAM、

17、網(wǎng)絡(luò)控制器、LCD顯示驅(qū)動器、A/D轉(zhuǎn)換器和MCU等。 SPI系統(tǒng)可直接與各個廠家生產(chǎn)的多種標準外圍器件直接接口，該接口一般使用4條線：串行時鐘線SCK、主機輸入/從機輸出數(shù)據(jù)線SDI、主機輸出/從機輸入數(shù)據(jù)線SDO和低電平有效的從機選擇線CS(有的SPI接口芯片帶有中斷信號線INT或/INT，有的SPI接口芯片沒有主機輸出/從機輸入數(shù)據(jù)線SDO)。6.3.1 SPI的根本原理 利用SPI可在軟件的控制下構(gòu)成各種系統(tǒng)。如1個主控制器和幾個從控制器、幾個從控制器相互連接構(gòu)成多主機系統(tǒng)分布式系統(tǒng)、1個主控制器和1個或幾個從I/O設(shè)備所構(gòu)成的各種系統(tǒng)等。在大多數(shù)應用場合，可使用1個主控制器作為主控機

18、來控制數(shù)據(jù)，并向1個或幾個從外圍器件傳送該數(shù)據(jù)。從器件只有在主機發(fā)命令時才能接收或發(fā)送數(shù)據(jù)。其數(shù)據(jù)的傳輸格式是高位MSB在前，低位LSB在后。SPI接口系統(tǒng)的典型結(jié)構(gòu)如圖6-9所示。圖中為典型的單主系統(tǒng)，該系統(tǒng)只有一臺主控制器，其它皆為從控制器。 6.3.1 SPI的根本原理圖6-9 SPI接口系統(tǒng)6.3.2 SPI數(shù)據(jù)傳輸格式 當一個主控機通過SPI與幾種不同的串行I/O芯片相連時，必須使用每片的允許控制端，這可通過主控制器的從機選擇線來實現(xiàn)。但應特別注意這些串行I/O芯片的輸入輸出特性：首先是I/O芯片的串行數(shù)據(jù)輸出是否有三態(tài)控制端。平時未選中芯片時，輸出端應處于高阻態(tài)。假設(shè)沒有三態(tài)控制端

19、，那么應外加三態(tài)門。否那么MCU的SDI端只能連接1個輸入芯片。其次是I/O芯片的串行數(shù)據(jù)輸入是否有允許控制端。因此只有在此芯片允許時，SCK脈沖才把串行數(shù)據(jù)移入該芯片；在禁止時，SCK對芯片無影響。假設(shè)沒有允許控制端，那么應在外圍用門電路對SCK進行控制，然后再加到芯片的時鐘輸入端；當然，也可以只在SPI上連接1個芯片，而不再連接其它I/O芯片。 通過SPI接口進行數(shù)據(jù)通訊的數(shù)據(jù)傳送格式如圖610所示，數(shù)據(jù)讀寫應在SCK上升沿或下降沿。6.3.2 SPI數(shù)據(jù)傳輸格式圖6-10 SPI數(shù)據(jù)傳送格式 6.3.2 SPI數(shù)據(jù)傳輸格式 SPI的讀寫時序如圖6-11所示。在基于SPI接口構(gòu)成的通信網(wǎng)絡(luò)

20、中，通信可由主節(jié)點發(fā)起，也可由從節(jié)點發(fā)起。當主節(jié)點發(fā)起通信時，它可主動對從節(jié)點進行數(shù)據(jù)的讀寫操作。工作過程表達如下:首先選中要與之通信的從節(jié)點(通常片選端CS為低有效)，而后送出時鐘信號，讀取數(shù)據(jù)信息的操作將在時鐘的上升沿(或下降沿)進行。每送出八個時鐘脈沖，從節(jié)點產(chǎn)生一個中斷信號，該中斷信號通知主節(jié)點一個字節(jié)己完整接收，可以發(fā)送下一個字節(jié)的數(shù)據(jù)。 而當從節(jié)點主動請求與主節(jié)點進行通信時，從節(jié)點會主動發(fā)出一個中斷請求信號，要求主節(jié)點效勞于自己的通信要求，這時主節(jié)點可以通過查詢的方式確定申請源，并給出相應的效勞信息，其時序一般如圖6-12示。6.3.2 SPI數(shù)據(jù)傳輸格式圖6-11 讀寫指令邏輯時

21、序 圖6-12 從節(jié)點主動發(fā)起的通信時序圖6.3.2 SPI數(shù)據(jù)傳輸格式6.3.2 SPI數(shù)據(jù)傳輸格式 通過以上的說明可以看出，基于SPI接口構(gòu)成的主從分布式通信網(wǎng)絡(luò)的主從節(jié)點是相對的。對于SPI接口網(wǎng)絡(luò)而言，主節(jié)點需要完成的是給出片選信號及時鐘信號，它可以主動地與各從節(jié)點進行信息的交流;而在從節(jié)點主動要求效勞的情況下，它又是一種半主動的形式。6.4.1 單總線的根本原理6.4.2 單總線的數(shù)據(jù)傳輸格式 6.4 單總線1-WIRE BUS6.4 單總線1-WIRE BUS 單總線1-Wire bus是美國Dallas Semiconductor公司的一項專利技術(shù)，它采用單根信號線完成數(shù)據(jù)的雙向

22、傳輸，并通過該信號線為單總線器件提供電源，具有節(jié)省I/O引腳資源、結(jié)構(gòu)簡單、本錢低廉、便于總線擴展和維護等優(yōu)點。 由單總線芯片組成的網(wǎng)絡(luò)稱為微型局域網(wǎng)，是一種主從式網(wǎng)絡(luò)。該系統(tǒng)中只有一個主設(shè)備，但可以有多個從設(shè)備。系統(tǒng)設(shè)備間的通信由主設(shè)備集中管理。微型局域網(wǎng)只需要一條普通的雙絞線就能組網(wǎng)，而且設(shè)備無需自帶電源，具有組網(wǎng)方便、本錢低的優(yōu)點，非常適于現(xiàn)場應用。6.4.1 單總線的根本原理 單總線通信硬件聯(lián)接如圖6-13連接，它們構(gòu)成一個簡捷的單總線網(wǎng)絡(luò)，它包括三個主要局部:帶有控制軟件的主控器(Master)，連接上拉電阻和穩(wěn)壓二極管的連接線，以及各種功能的單總線器件(Slave)。漏極開路的端口

23、結(jié)構(gòu)和上拉電阻R使總線空閑時處于高電平狀態(tài)(3V至5.5V)，從器件可直接從數(shù)據(jù)線上獲得工作電能。穩(wěn)壓二極管將總線最高電平限定在5.6V，起保護端口的作用。 圖6-13 單總線連接方式及單總線器件結(jié)構(gòu)框圖6.4.1 單總線的根本原理6.4.1 單總線的根本原理 單總線器件與總線匹配的端口必須具有開漏輸出或3態(tài)輸出的功能，主控器的總線側(cè)必須有上拉電阻，系統(tǒng)才能正常工作。單總線器件通常采用3引腳封裝，3個引腳分別為公共地、數(shù)據(jù)線和電源端，電源端可以為單總線器件提供外部電源。 單總線接口一個顯著的特點是不需要使用獨立的電源，所有的單總線芯片都可以通過單線寄生電源供電，其原理如圖6-14所示。當總線處

24、于高電平時不僅通過二極管給芯片供電，同時又給內(nèi)部的大電容充電；當總線變?yōu)榈碗娖綍r，二極管截止，電容可以給芯片供電一段時間。可見為了確保器件正常工作，總線上應該間隔地輸出高電平。但是當同一單總線上有多個器件同時操作時會出現(xiàn)供電缺乏的問題。 單總線器件的另外一個特點是每一個單總線器件都被廠家用激光刻錄了一個全世界唯一的序列號，任何單總線器件的序列號都不會重復。這樣主控器就可以通過查詢器件的序列號選出需要訪問的器件。6.4.1 單總線的根本原理圖6-14 單總線芯片的供電原理6.4.2 單總線的數(shù)據(jù)傳輸格式 1.單總線通信信號類型 在數(shù)據(jù)傳輸過程中，每個單總線芯片有唯一的地址，主控器一旦選中某個芯片

25、，就會保持通信連接直到復位，其他器件那么全部脫離總線，在下次復位之前不參與任何通信。 單總線通信定義了如下幾種信號：復位脈沖、應答脈沖、寫0、寫1、讀0以及讀1，除了應答脈沖以外，所有的信號都由主機發(fā)出同步信號，并且發(fā)送所有的命令和數(shù)據(jù)都是字節(jié)的低位在前。單總線通信協(xié)議中不同類型的信號都采用一種類似于脈寬調(diào)制的波形表示，邏輯“0用較長的低電平持續(xù)周期，邏輯“1用較長的高電平表示。6.4.2 單總線的數(shù)據(jù)傳輸格式 2.單總線通信時序 在單總線通信中引入了時隙的概念，當主控器向從設(shè)備輸出數(shù)據(jù)時產(chǎn)生寫時隙，當主控器向從設(shè)備讀數(shù)據(jù)時產(chǎn)生讀時隙，每個時隙內(nèi)總線只能傳輸一位數(shù)據(jù)。讀寫時隙都以主控器驅(qū)動數(shù)據(jù)

26、線為低電平開始，數(shù)據(jù)線的下降沿使從設(shè)備觸發(fā)內(nèi)部的延遲電路，使之與主機同步。 寫時隙包括寫0和寫1，主控器分別采用寫0時隙和寫1時隙向從設(shè)備寫入0和1。寫時隙至少需要60ms，并且在兩次獨立的寫時隙之間至少需要1ms的恢復時間。產(chǎn)生寫1時隙的方式：主控器在拉低總線后，接著必須在15ms之內(nèi)釋放總線，由上拉電阻將總線拉至高電平；產(chǎn)生寫0時隙的方式為：在主機拉低總線后，只需在整個時隙期間保持低電平至少60ms。在寫時隙開始后的15ms60ms期間，從設(shè)備采樣總線電平狀態(tài)，如果采樣值為高電平那么邏輯1被寫入該器件，否那么寫入邏輯0。6.4.2 單總線的數(shù)據(jù)傳輸格式圖6-15 單總線中寫時隙時序圖6.4

27、.2 單總線的數(shù)據(jù)傳輸格式 圖6-15給出了寫時隙的數(shù)據(jù)信號波形。粗實線代表主控器拉低總線，虛線代表上拉電阻將總線拉高。 單總線從設(shè)備在主控器發(fā)出讀時隙時，才向主機傳輸數(shù)據(jù)。所以在主機發(fā)出讀數(shù)據(jù)命令后，必須馬上產(chǎn)生讀時隙。讀時隙至少需要60ms，在兩次獨立的讀時隙之間至少需要1ms的恢復時間。每個讀時隙都由主控器發(fā)起，至少拉低總線1ms。在主控器發(fā)起讀時隙之后，從設(shè)備才開始在總線上發(fā)送0或者1。假設(shè)從設(shè)備發(fā)送1那么保持總線為高電平；反之那么拉低總線。從設(shè)備發(fā)出的數(shù)據(jù)在起始時隙之后，保持有效時間15ms，因此主控器在讀時隙期間必須釋放總線，并且在時隙起始后的15ms之內(nèi)采樣總線狀態(tài)。 6.4.2

28、 單總線的數(shù)據(jù)傳輸格式 圖6-16所示為讀時隙的數(shù)據(jù)信號圖，粗實線代表主控器拉低總線，細實線代表從設(shè)備拉低總線，虛線代表上拉電阻將總線拉高。圖6-16 單總線中讀時隙時序圖6.4.2 單總線的數(shù)據(jù)傳輸格式 單總線上的所有通信都是以初始化序列開始，初始化序列包括主機發(fā)出的復位脈沖以及從機的應答脈沖，如圖6-17所示。 圖6-17 復位脈沖與應答脈沖6.4.2 單總線的數(shù)據(jù)傳輸格式 圖6-17中，粗實線代表主控器拉低總線，細實線代表從機拉低總線，虛線代表上拉電阻將總線拉高。主控器發(fā)送的復位脈沖是一個480960的低電平，然后釋放總線，上拉電阻將總線拉高約1560，接著主控器開始檢測I/O引腳上的下

29、降沿以監(jiān)視在線脈沖的到來。主控器的這種監(jiān)聽狀態(tài)持續(xù)至少480。 從設(shè)備接受到主控器的復位脈沖，在主控器釋放總線后再等待1560之后向總線發(fā)出應答脈沖，表示從設(shè)備已準備好。應答脈沖是一個60240的低電平信號，它由從機強迫將總線拉低。復位脈沖是主設(shè)備以播送形式發(fā)出的，因此總線上所有從設(shè)備都同時發(fā)出應答脈沖。一旦檢測到應答脈沖，主控器就認為總線上已經(jīng)連接了設(shè)備，接著主設(shè)備將發(fā)送有關(guān)的功能命令。如果主設(shè)備未能檢測到應答脈沖，那么認為總線上沒有掛接從設(shè)備。 6.5 串行A/D和D/A轉(zhuǎn)換接口 6.5.1 8位串行A/D轉(zhuǎn)換器TLC08346.5.2 12位串行A/D轉(zhuǎn)換器MAX12476.5.3 8位

30、串行D/A轉(zhuǎn)換器TLC5620C6.5.4 12位串行D/A轉(zhuǎn)換器MAX531 6.5.1 8位串行A/D轉(zhuǎn)換器TLC0834 TLC083X系列8位串行控制模數(shù)轉(zhuǎn)換器，是美國德州儀器公司推出的A/ D轉(zhuǎn)換器。TLC083X系列包括TLC0831 , TLC0832,TLC0834和TLC0838等品種。它們分別是單通道，雙通道，四通道和八通道的A/ D轉(zhuǎn)換器。 本節(jié)以TLC0834為例，說明其工作原理以及和MCS-51的接法。 6.5.1 8位串行A/D轉(zhuǎn)換器TLC0834 主要技術(shù)特點 TLC0834是8位逐次逼近模數(shù)轉(zhuǎn)換器，使用單電源工作，輸入模擬 信號范圍是0-5V。 模擬量輸入可用軟

31、件設(shè)置成四通道單輸入或二通道差動輸入。 A/D轉(zhuǎn)換后的數(shù)據(jù)用串行方式輸出，只需使用三個端口就可接收轉(zhuǎn) 換數(shù)據(jù)。 輸入和輸出電平與CMOS , TTL電平兼容。 在250 KHz時鐘頻率時，轉(zhuǎn)換時間為32S，比ADC0809的轉(zhuǎn)換速度 快3倍。 6.5.1 8位串行A/D轉(zhuǎn)換器TLC0834 TCL0834引腳示意圖 6.5.1 8位串行A/D轉(zhuǎn)換器TLC0834 TCL0834引腳功能表 引腳名稱功能2#CS片選輸入端，低電平有效36CHO-CH3四路模擬信號輸入通道，既可接成四路單端輸入也可接成二路差分輸入7DGND數(shù)字地8ADNG模擬地9RFE參考電壓輸入端，既可輸入可調(diào)的精密基準電壓，也

32、可接電源VCC，當輸入電壓達參考電壓時，則輸出OFFH10DO串行數(shù)據(jù)輸出端，A/ D轉(zhuǎn)換時輸出從高位到低位對應CLK上升沿時的串行數(shù)據(jù)流，當轉(zhuǎn)換結(jié)束后，還要輸出從低位到高位的串行數(shù)據(jù)流11SARSA/D轉(zhuǎn)換狀態(tài)指示端，當輸出為高電平時，表示正在轉(zhuǎn)換，輸出低電平時，表示轉(zhuǎn)換結(jié)束12CLK工作時鐘信號，在時鐘信號的上升沿輸入或讀入數(shù)據(jù)13DI輸入方式和通道數(shù)據(jù)流輸入端14VCC工作電源，接+5 V 6.5.1 8位串行A/D轉(zhuǎn)換器TLC0834 注：因為DO和DI分時工作且相互隔離，故可合用一個微 處理器的端口，所以與MCS-51系列單片機聯(lián)接時只 需三個I/0端口，即#CS ,CLK和DO-D

33、I。 6.5.1 8位串行A/D轉(zhuǎn)換器TLC0834 TLC0834工作時，模擬通道的選擇及單端輸入和差分輸入的選擇，都取決于時序中的配置位。 多路器地址通道號SGL/DIFODD/EVENBIT1CH0CH1CH2CH3差分LLL+-LLH+-LHL-+LHH-+單端HLL+HLH+HHL+HHH+ 6.5.1 8位串行A/D轉(zhuǎn)換器TLC0834 TLC0834工作原理 TLC0834由5位移位存放器、模擬多路器、SAR比較器、電阻梯級網(wǎng)絡(luò)和邏輯控制器組成。5位移位存放器由片選信號(#CS)、數(shù)據(jù)輸入信號(DI)和時鐘信號(CLK)控制，輸出單端或差分方式控制字和通道號到模擬多路器，經(jīng)SAR

34、比較器逐位轉(zhuǎn)換成代碼，并通過數(shù)據(jù)輸出端(DO)逐位輸出代碼。 6.5.1 8位串行A/D轉(zhuǎn)換器TLC0834 TLC0834的工作時序圖 6.5.1 8位串行A/D轉(zhuǎn)換器TLC0834 TLC0834與MCS-51聯(lián)接圖 6.5.1 8位串行A/D轉(zhuǎn)換器TLC0834 注意：由于MCS-51的P1.2既是輸出端又是輸入端，必須注意在 讀數(shù)據(jù)前把輸出鎖存器置“1，否那么容易產(chǎn)生讀出錯誤， 甚至會造成端口損壞。 6.5.2 12位串行A/D轉(zhuǎn)換器MAX1247 MAX1247是美國MAXIM公司推出的一種低功耗、4通道、12位串行模 數(shù)轉(zhuǎn)換芯片。該芯片是一種逐次逼近式模數(shù)轉(zhuǎn)換芯片，其內(nèi)部自帶與微處

35、理器的串行接口SPI。同時，它還可以在連續(xù)轉(zhuǎn)換模式下對外部4通道模擬輸入信號進行順序轉(zhuǎn)換，且單一電源供電(2.7V-5.25 V)。與其他A/D轉(zhuǎn)換器相比，MAX1247具有較低的功耗和豐富的片上資源，且內(nèi)部結(jié)構(gòu)緊湊，集成度高，工作性能好，非常適用于便攜式儀器儀表開發(fā)。 6.5.2 12位串行A/D轉(zhuǎn)換器MAX1247 MAX1247的引腳圖 6.5.2 12位串行A/D轉(zhuǎn)換器MAX1247MAX1247引腳功能表 引腳名稱功能1VDD電源端25CHO-CH3模擬信號輸入通道0-36COM模擬輸入的參考地7#SHDN關(guān)閉輸入控制端（為低時，將使器件掉電;為高時，使參考緩沖區(qū)放大器處于內(nèi)部補償模

36、式;將其浮動，則使參考緩沖區(qū)放大器處于外部補償模式；）8VREF參考電壓輸入端9REFADJ參考緩沖放大器的輸入端10AGND模擬地11DGND數(shù)字地12DOUT串行數(shù)據(jù)輸出端13SSTRB 轉(zhuǎn)換結(jié)束14DIN數(shù)據(jù)輸入端15#CS片選端16SCLK時鐘輸入端 6.5.2 12位串行A/D轉(zhuǎn)換器MAX1247MAX1247有以下4種工作模式： UNI/BI(單極性轉(zhuǎn)換/雙極性轉(zhuǎn)換):在UNI模式下，輸入的模擬量 可在0VVREF之間;在BI模式下，輸入的模擬量在-VREF/2 VREF/2之間。 FULL POWER:掉電模式。 6.5.2 12位串行A/D轉(zhuǎn)換器MAX1247 INTERNAL

37、 CLOCK/EXTERNAL CLOCK(內(nèi)時鐘模式/外時鐘模式):在外部時鐘模式下，通過外部時鐘控制數(shù)據(jù)的移入和移出，同時控制模數(shù)轉(zhuǎn)換，因此要求模數(shù)轉(zhuǎn)換必須在一定的時間內(nèi)結(jié)束，否那么轉(zhuǎn)換結(jié)果將會降低，如果外部時鐘的頻率低于100kHz，最好用內(nèi)部時鐘模式;在內(nèi)部時鐘模式下，MAX1247自動生成轉(zhuǎn)換用時鐘，無須單片機生成轉(zhuǎn)換時鐘，就可以讀入A/ D轉(zhuǎn)換的結(jié)果。 SNGLE/DIFFERENTIAL(單極性輸入模式/雙極性輸入模式):在SNGLE模式.由CHO、CH1、CH2、CH3輸入端信號分別和COM端口構(gòu)成4路輸入信號;在DIFFERENTIAL模式，CH0/ CH1兩輸入端間將構(gòu)成差

38、分輸入；CH2/CH3兩輸入端間將構(gòu)成差分輸入。 6.5.2 12位串行A/D轉(zhuǎn)換器MAX1247MAX1247工作原理 在啟動MAX1247開始進行A/D轉(zhuǎn)換之前，必須先送一個控制字到MAX1247的內(nèi)部鎖存器中，使得MAX1247自動選擇其工作模式。 命令控制字的定義格式如下:數(shù)據(jù)位D0D1D2D3D4D5D6D7命令字STARTSEL2SEL1SEL0UNI/(/BIP)SGL/(/DIF)PD1PD0 6.5.2 12位串行A/D轉(zhuǎn)換器MAX1247START：當#CS變成低電平后，輸入MAX1247的第一個“1，為啟動位。SELO-SEL2：通道模式選擇位。SGL/(/DIF)：當此

39、位為1時，CH0-CH3為4路單極性輸入方式，當SEL2、SEL1、SEL0分別為001、101、01 0以及110四種編碼時，分別選擇CH0、CH1、CH2及CH3進行A/D轉(zhuǎn)換;當此位為0時，選擇2路CH0、CH1或CH2、CH3為差分輸入方式。UNI/(/BIP)：當此位為1時，為單極性轉(zhuǎn)換，輸入電壓在0-VREF之間;當此位為0時，為雙極性轉(zhuǎn)換，輸入電壓在-VREF/ 2VREF/ 2之間。PDl和PD0：時鐘及功率下降模式。當PDl、PD0為00時，全功率下降;為01時滿功率下降;為10時內(nèi)時鐘模式;為11時為外時鐘模式。 6.5.2 12位串行A/D轉(zhuǎn)換器MAX1247 MAX12

40、47在時鐘脈沖的作用下，進行逐次逼近式A/D轉(zhuǎn)換，每24個時鐘周期完成一次轉(zhuǎn)換和讀出操作。在A/D轉(zhuǎn)換速度要求不是很快時，常選用內(nèi)部時鐘模式。 6.5.2 12位串行A/D轉(zhuǎn)換器MAX1247常用的內(nèi)部時鐘模式的時序如圖 6.5.2 12位串行A/D轉(zhuǎn)換器MAX1247 在MAX1247與51單片機的接口電路中:P1.3定義為轉(zhuǎn)換數(shù)據(jù)輸出端;Pl. 2定義為時鐘端;P1.l定義為數(shù)據(jù)輸入端; P1.0定義為片選端。由于單片機與MAX1247的連接采用串行口連接方式，使得擴展12位的A/ D轉(zhuǎn)換器只占用了單片機很少的接口資源。MAX1247與MCS-51單片機接口 6.5.2 12位串行A/D轉(zhuǎn)

41、換器MAX1247 C51與MAX1247的接口 6.5.3 8位串行D/A轉(zhuǎn)換器TLC5620C TLC5620C是美國德州儀器TI公司推出的帶串行控制的四路8位數(shù)/模轉(zhuǎn)換器。該轉(zhuǎn)換器中的每一路均有輸入鎖存器和DAC鎖存器等兩級緩沖器，同時具有一個輸出量程開關(guān)、一個8位DAC電路以及一個電壓輸出電路。 6.5.3 8位串行D/A轉(zhuǎn)換器TLC5620CTLC5620C的引腳排列 6.5.3 8位串行D/A轉(zhuǎn)換器TLC5620C引腳名稱功能1GND接地端25REFAREFD4路參考基準電壓輸入端6DATA數(shù)據(jù)信號輸入端，從此端可輸入被轉(zhuǎn)換的二進制數(shù)據(jù)7CLK串行接口時鐘脈沖，在其下降沿將DATA端的數(shù)據(jù)鎖入串行接口電路8LOAD串行接口電路負載控制信號，當該端為低電平時，串行接口電路中的8位二進制數(shù)將并行輸入該控制字所選擇的輸入鎖存器(Latch)912DACA-DACD電壓輸出端;13LDAC加載DAC信號。當其為低電平時，四個DAC鎖存器均處于直通(透明)狀態(tài)，此時TLC5620C工作