EDA技術(shù) 的項(xiàng)目3組合邏輯電路

1、項(xiàng)目項(xiàng)目3 組合邏輯電路組合邏輯電路一任務(wù)一任務(wù)1：四舍五入判別電路：四舍五入判別電路 1任務(wù)分析任務(wù)分析 組合電路：輸出僅由輸入決定，與電路當(dāng)前狀態(tài)無(wú)關(guān)；電組合電路：輸出僅由輸入決定，與電路當(dāng)前狀態(tài)無(wú)關(guān)；電路結(jié)構(gòu)中無(wú)反饋環(huán)路無(wú)記憶）路結(jié)構(gòu)中無(wú)反饋環(huán)路無(wú)記憶） 傳統(tǒng)組合邏輯電路的設(shè)計(jì)方法：傳統(tǒng)組合邏輯電路的設(shè)計(jì)方法： 電路功電路功能描述能描述真值表真值表邏輯表達(dá)式邏輯表達(dá)式或卡諾圖或卡諾圖最簡(jiǎn)與最簡(jiǎn)與或表達(dá)或表達(dá)式式邏輯變換邏輯變換邏輯電路圖邏輯電路圖以四舍五入判別電路為例：以四舍五入判別電路為例： 電路基本功能：其輸入為電路基本功能：其輸入為8421BCD碼，要求當(dāng)輸入大于或等于時(shí)，碼，要求

2、當(dāng)輸入大于或等于時(shí)，判別電路輸出為，反之為。判別電路輸出為，反之為。 四舍五入判別電路真值表DCBAYDCBAY00000010110001001101001000111100110100010100010011 由真值表化簡(jiǎn)得到邏輯關(guān)系：由真值表化簡(jiǎn)得到邏輯關(guān)系： Y = D + AC + BC2任務(wù)實(shí)施任務(wù)實(shí)施完成四舍五入判別電路的文本編輯：完成四舍五入判別電路的文本編輯：ENTITY zuhe ISPORT ( a,b,c,d: IN BIT; y : OUT BIT );END ENTITY;ARCHITECTURE behav OF zuhe ISBEGINY=D OR (A AND

3、 C) OR (B AND C);END ARCHITECTURE;仿真測(cè)試仿真測(cè)試在開(kāi)發(fā)系統(tǒng)上進(jìn)行硬件測(cè)試。在開(kāi)發(fā)系統(tǒng)上進(jìn)行硬件測(cè)試。主芯片主芯片MAX3000A/EPM3064ALC44-4； 4個(gè)撥碼開(kāi)關(guān)；個(gè)撥碼開(kāi)關(guān)； 1個(gè)個(gè)LED。二任務(wù)二任務(wù)2：舉重裁判表決電路：舉重裁判表決電路1任務(wù)分析任務(wù)分析設(shè)舉重比賽有設(shè)舉重比賽有3個(gè)裁判，一個(gè)主裁判和兩個(gè)副裁判。個(gè)裁判，一個(gè)主裁判和兩個(gè)副裁判。 杠鈴?fù)耆e上的裁決由每一個(gè)裁判按一下自己面前的杠鈴?fù)耆e上的裁決由每一個(gè)裁判按一下自己面前的 按鈕來(lái)確定。只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功，按鈕來(lái)確定。只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功， 并且其中有一

4、個(gè)為主裁判時(shí)，表明成功的燈才亮。并且其中有一個(gè)為主裁判時(shí)，表明成功的燈才亮。 設(shè)主裁判為變量設(shè)主裁判為變量A，副裁判分別為，副裁判分別為B和和C；表示成；表示成功與否的燈為功與否的燈為Y，根據(jù)邏輯要求列出真值表。，根據(jù)邏輯要求列出真值表。舉重裁判表決電路真值表舉重裁判表決電路真值表 由真值表化簡(jiǎn)得到邏輯關(guān)系：由真值表化簡(jiǎn)得到邏輯關(guān)系： Y =AB +AC Y =AB +AC 2任務(wù)實(shí)施任務(wù)實(shí)施 完成舉重裁判表決電路的文本編輯完成舉重裁判表決電路的文本編輯 ：ENTITY biaojue ISPORT ( a,b,c: IN BIT; y : OUT BIT );END ENTITY;ARCHITECTURE behav OF biaojue ISBEGINY= (A AND B) OR (A AND C);END ARCHITECTURE;仿真測(cè)試仿真測(cè)試 在開(kāi)發(fā)系統(tǒng)上進(jìn)行硬件