基于USB3.0總線的衛(wèi)星數(shù)傳基帶數(shù)據(jù)接收模塊設(shè)計(jì)

1、基于USB3.0總線的衛(wèi)星數(shù)傳基帶數(shù)據(jù)接收模塊設(shè)計(jì)張建建上海航天電子技術(shù)研究所 上海 201109摘要：衛(wèi)星數(shù)傳基帶數(shù)據(jù)接收是衛(wèi)星數(shù)傳系統(tǒng)測(cè)試的基礎(chǔ)。通過對(duì)USB3.0總線協(xié)議的分析，提出了一種基于USB3.0總線的衛(wèi)星數(shù)傳基帶數(shù)據(jù)接收模塊的設(shè)計(jì)方法。該模塊以FPGA和USB 3.0接口芯片（CYUSB3014）為核心，采用FPGA實(shí)現(xiàn)數(shù)據(jù)流的同步、加擾、RS譯碼操作，采用USB3.0接口芯片實(shí)現(xiàn)數(shù)傳數(shù)據(jù)接收。經(jīng)試驗(yàn)證明，該模塊結(jié)合PC機(jī)，數(shù)據(jù)接收速率可到2.1Gbps，與主流基于CPCIeVPX高速串行總線的數(shù)據(jù)接收平臺(tái)相比，成本降低顯著，便攜性高。關(guān)鍵詞：USB3.0總線、數(shù)傳、 高速 、

2、經(jīng)濟(jì)a baseband data-receiving module of the Satellite data-transmission system Based on USB3.0 BusZhang jian jian Shanghai aerospace electronic technology institute ,Shanghai 201109,ChinaAbstract: To test a satellite data-transmission system. Baseband data has to be received first.According to the USB

3、3.0 Specification , proposes a new design of baseband data-receiving module .With FPGA ,the module carries on the data streams synchronization，scrambling and RS Decoding.It succeeds in communication with the computer depended on USB3.0 BUS controller (CYUSB3014).And the test results show the upload

4、data rate is up to 2.1Gbps.Compared with the data-receiving platform based on CPCIeVPX BUS，it is more economic and more portable .Key words: USB3.0 Bus ,Satellite data transmission, high-speed , economic0 引言隨著星基遙感探測(cè)技術(shù)的發(fā)展，衛(wèi)星數(shù)傳基帶數(shù)據(jù)的速率日愈提高。在地面驗(yàn)證時(shí)，上Gbps的數(shù)據(jù)需要實(shí)時(shí)同步、解擾、譯碼后存儲(chǔ)。目前主流解決方案是基于高速串行總線CPCIeVPX的接收板卡，并

5、配置機(jī)箱和控制器實(shí)現(xiàn)數(shù)據(jù)的接收。機(jī)箱和控制器雖是貨架產(chǎn)品，但價(jià)格居高不下。基于高速串行總線CPCIeVPX的接收板卡無貨架產(chǎn)品，需根據(jù)CCSDS協(xié)議定制，價(jià)格不菲。USB3.0總線高達(dá)5Gbps的理論帶寬，為數(shù)傳基帶數(shù)據(jù)的接收提供了一種新的解決途徑。采用支持USB3.0接口的衛(wèi)星數(shù)傳基帶數(shù)據(jù)接收模塊,結(jié)合普通PC機(jī)，可構(gòu)成一個(gè)高速數(shù)據(jù)接收平臺(tái)。而USB接口的廣泛使用，即插即用的特性，也保證了該平臺(tái)的經(jīng)濟(jì)性和便攜性。-作者簡(jiǎn)介：張建建（1978 -），男，浙江省湖州市人，高級(jí)工程師，主要從事自動(dòng)化測(cè)試技術(shù)方向的研究。1 系統(tǒng)組成及原理1.1USB3.0總線USB總線是一種成熟的串行總線，廣泛應(yīng)用

6、于計(jì)算機(jī)外設(shè)的聯(lián)接。USB3.0總線與早期的USB2.0總線相比，性能有了質(zhì)的飛躍，如表1所示。表1 USB2.0與USB3.0特性對(duì)比特性USB2.0USB3.0芯數(shù)48工作模式半雙工全雙工理論速率480Mbps5Gbps供電電流500mA900mA由上表可知，USB2.0總線半雙工模式、480Mbps理論帶寬的限制，不適用高速數(shù)傳數(shù)據(jù)的接收。而USB3.0總線5Gbps的理論帶寬、全雙工模式，可有效應(yīng)對(duì)衛(wèi)星數(shù)傳系統(tǒng)上Gbps傳輸速率的需求。其900mA供電電流為接收模塊提供更高的工作功率；USB總線熱插拔、即插即用的特性，也便于數(shù)據(jù)接收模塊的快速應(yīng)用。1.2 架構(gòu)設(shè)計(jì)數(shù)傳基帶數(shù)據(jù)接收模塊架

7、構(gòu)設(shè)計(jì)上綜合考慮了通用性、低功耗的要求，最終采用LVDS接口電路 + FPGA + USB接口芯片模式。LVDS接口電路把數(shù)傳基帶LVDS信號(hào)轉(zhuǎn)換為L(zhǎng)VTTL信號(hào)；FPGA作為前級(jí)單元，其可配置特性為數(shù)據(jù)的預(yù)處理，提供了良好的通用性；與FPGA聯(lián)接的RAM器件，用于板級(jí)的數(shù)據(jù)緩沖；E2PROM芯片存儲(chǔ)固件程序，在上電時(shí)自動(dòng)載入U(xiǎn)SB接口芯片運(yùn)行，與上位機(jī)USB口通訊，如圖1所示。圖1 數(shù)傳數(shù)據(jù)接收模塊原理框圖數(shù)傳基帶數(shù)據(jù)通過LVDS接口芯片轉(zhuǎn)換為L(zhǎng)VTTL電平后，輸入FPGA；由FPGA協(xié)同RAM完成數(shù)據(jù)的同步、解擾、譯碼后，通過GPIF-II通訊接口送入U(xiǎn)SB接口芯片；在USB接口芯片固件程

8、序的調(diào)度下，實(shí)時(shí)向上位機(jī)傳送數(shù)據(jù)。數(shù)傳基帶數(shù)據(jù)接收模塊工作在slave模式下，通過USB口與上位機(jī)連接；上位機(jī)采用支持USB3.0接口的PC機(jī)，工作在host模式下，用于數(shù)據(jù)接收模塊的識(shí)別、管理和數(shù)據(jù)吞吐。電源管理USB總線接口為數(shù)據(jù)接收模塊提供5V,900mA的電源，通過TI公司的TPS70448PWP、TPS70445PWP電源管理芯片，轉(zhuǎn)換為3.3V、2.5V和1.2V電壓提供給FPGA、USB接口芯片等電路。在硬件設(shè)計(jì)，采用濾波電路，降低電源紋波，保證電壓的穩(wěn)定和精度。USB接口芯片USB接口芯片選用CYPRESS公司的CYUSB3014。該芯片符合 USB3.0規(guī)范 1.0版，向下兼

9、容USB2.0總線；支持5Gbps物理層傳輸速率；具備100MHz通用可編程接口GPIF-II，支持8/16/32bit數(shù)據(jù)總線，16根可配置控制線；內(nèi)置32bitCPU ARM926EJ 內(nèi)核，512KB SRAM；支持I2C、I2S、UART、SPI等外設(shè)接口；時(shí)鐘輸入頻率19.2、 26、 38.4和 52 MHz可選；內(nèi)核和 I/O區(qū)供電獨(dú)立；內(nèi)核斷電模式下功耗低于60A。FPGA芯片F(xiàn)PGA是數(shù)據(jù)接收模塊的核心,綜合考慮芯片邏輯資源量、最大時(shí)鐘頻率、I/O引腳數(shù)、價(jià)格等因素，選用Altera公司CycloneIII系列EP3C40F324I8。該芯片具有39600個(gè)邏輯單元，126個(gè)

10、M9K嵌入式存儲(chǔ)器模塊，126個(gè)18xl8的嵌入式硬件乘法器，4個(gè)PLL鎖相環(huán)，最多195個(gè)設(shè)計(jì)可用I/O引腳。E2PROM芯片E2PROM芯片選用24LC256芯片，支持I2C接口，存儲(chǔ)容量為256Kbit.通過I2C接口與USB接口芯片CYUSB3014通訊，存儲(chǔ)數(shù)據(jù)接收模塊的固件程序。當(dāng)數(shù)據(jù)接收模塊上電時(shí)，自動(dòng)載入CYUSB3014運(yùn)行。2 FPGA設(shè)計(jì)FPGA作為主控單元，控制RAM完成數(shù)據(jù)的緩沖和接收預(yù)處理，并發(fā)起、完成與USB接口芯片GPIF-II接口的通訊。根據(jù)上述設(shè)計(jì)思想，F(xiàn)PGA邏輯模塊主要?jiǎng)澐譃?時(shí)鐘管理模塊、同步模塊、解擾模塊、串并轉(zhuǎn)換模塊、譯碼模塊、RAM控制模塊、調(diào)度

11、模塊和GPIF-II通訊接口模塊，如圖2所示。圖2 FPGA邏輯框圖時(shí)鐘管理模塊完成FPGA中時(shí)鐘樹的設(shè)計(jì)，采用內(nèi)部PLL鎖相環(huán)生成各類時(shí)鐘頻率，保證時(shí)鐘的周期、占空比、延時(shí)及抖動(dòng)要求。FPGA工作主時(shí)鐘為100MHz。 同步模塊采用移位寄存器的方式，將串行數(shù)據(jù)與預(yù)置的固定32bit幀頭比對(duì)；找到幀頭后，生成同步信號(hào)，完成數(shù)據(jù)的幀同步。解擾模塊根據(jù)CCSDS標(biāo)準(zhǔn)，數(shù)傳基帶數(shù)據(jù)做了加擾處理，在接收端需做相應(yīng)的解擾處理。解擾的實(shí)現(xiàn)方法是用一個(gè)隨機(jī)序列與不包括同步標(biāo)志的數(shù)據(jù)異或。可根據(jù)設(shè)計(jì)的需要，配置隨機(jī)序列的生成多項(xiàng)式。串并轉(zhuǎn)換模塊采用移位寄存器將輸入的串行數(shù)據(jù)轉(zhuǎn)換為32bit的并行數(shù)據(jù)，提高數(shù)據(jù)

12、處理帶寬。譯碼模塊根據(jù)CCSDS標(biāo)準(zhǔn)，數(shù)傳基帶數(shù)據(jù)做了信道編碼。本設(shè)計(jì)中實(shí)現(xiàn)了RS(255,223)譯碼。RAM控制模塊RAM控制模塊實(shí)現(xiàn)FPGA片外雙口RAM的讀寫控制，支持?jǐn)?shù)據(jù)的同時(shí)存取，具有獨(dú)立的控制線、地址線及數(shù)據(jù)線，實(shí)現(xiàn)兵乓緩沖機(jī)制。RAM作為譯碼模塊和GPIF-II通訊接口模塊間數(shù)據(jù)緩沖單元。雙口RAM的應(yīng)用，把FPGA設(shè)計(jì)隔離成兩個(gè)獨(dú)立的時(shí)鐘域，簡(jiǎn)化了GPIF-II通訊接口模塊的設(shè)計(jì)，降低了時(shí)序約束的要求。調(diào)度模塊調(diào)度模塊是FPGA邏輯設(shè)計(jì)中的核心模塊，采用狀態(tài)機(jī)設(shè)計(jì)。主要實(shí)現(xiàn)：監(jiān)視譯碼模塊輸出譯碼標(biāo)識(shí)信號(hào)FLAG,當(dāng)FLAG為高，把數(shù)據(jù)寫入片外RAM,并遞增地址；當(dāng)上半?yún)^(qū)寫滿時(shí)

13、，送通訊請(qǐng)求信號(hào)RQST給GPIF-II通訊接口模塊，同時(shí)上半?yún)^(qū)寫使能無效；GPIF-II通訊接口模塊讀取上半?yún)^(qū)數(shù)據(jù)，送往上位機(jī)，然后置上半?yún)^(qū)寫使能有效；當(dāng)下半?yún)^(qū)寫滿時(shí)，同樣送通訊請(qǐng)求信號(hào)RQST給GPIF-II通訊接口模塊，同時(shí)下半?yún)^(qū)寫使能無效；GPIF-II通訊接口模塊讀取下半?yún)^(qū)數(shù)據(jù)，送往上位機(jī)，然后置下半?yún)^(qū)寫使能有效。重復(fù)上述兵乓緩沖機(jī)制，實(shí)現(xiàn)高速數(shù)據(jù)流的不間斷接收。 GPIF-II接口控制模塊設(shè)計(jì)GPIF-II是USB接口芯片CYUSB3014的高性能通用可編程接口。GPIF-II是一種可編程狀態(tài)機(jī)，可配置為工業(yè)標(biāo)準(zhǔn)或?qū)Ｓ媒涌谥械闹?、從器件。在此設(shè)計(jì)中，GPIF-II配置為同步從FIF

14、O寫入接口，接收FPGA送來的高速數(shù)據(jù)。FPGA的GPIF-II接口控制模塊，是數(shù)據(jù)傳輸發(fā)起方。接口圖如圖3。圖3 同步從FIFO寫入接口圖GPIF-II接口控制模塊按下述時(shí)序把數(shù)據(jù)，寫入U(xiǎn)SB控制芯片，時(shí)序圖如圖4所示： 保持FIFO 地址穩(wěn)定且SLCS#信號(hào)置低；FPGA將數(shù)據(jù)D31:0輸出至數(shù)據(jù)總線上；SLWR#置低，數(shù)據(jù)在PCLK 的上升沿寫入FIFO,FIFO 指針遞增；FIFO 的FLAGA，F(xiàn)LAGB信號(hào)標(biāo)志在時(shí)鐘上升沿更新，分別標(biāo)識(shí)FIFO上下半?yún)^(qū)的空、滿狀態(tài)。圖4 GPIF-II接口控制模塊寫入時(shí)序圖在本設(shè)計(jì)中，GPIF-II配置為100MHz，數(shù)據(jù)寬度32bit，成功實(shí)現(xiàn)了

15、400MBps的突發(fā)傳輸速率。3、軟件設(shè)計(jì)數(shù)據(jù)接收模塊軟件自上而下分別是應(yīng)用程序、驅(qū)動(dòng)程序和固件程序。其中應(yīng)用程序和驅(qū)動(dòng)程序運(yùn)行在上位機(jī)；固件程序運(yùn)行在USB接口芯片CYUSB3014。驅(qū)動(dòng)程序數(shù)據(jù)接收模塊作為外設(shè)，與PC機(jī)連接，需要驅(qū)動(dòng)程序。本設(shè)計(jì)中，驅(qū)動(dòng)程序使用CYPRESS公司隨芯片CYUSB3014提供的CYUSB.SYS驅(qū)動(dòng)程序。該驅(qū)動(dòng)程序支持32/64位Windows操作系統(tǒng)，適用于定制的USB應(yīng)用。該驅(qū)動(dòng)與WDM兼容，主要完成以下工作：初始化；創(chuàng)建和刪除設(shè)備；處理Win32/64打開、關(guān)閉文件句柄的請(qǐng)求；處理Win32/64輸入/輸出請(qǐng)求；訪問硬件；熱插拔設(shè)備的加入和刪除；電源管

16、理等。使用該驅(qū)動(dòng)，只需修改CyUSB.INF文件，減少了開發(fā)時(shí)間，提高了軟件的可靠性。修改內(nèi)容包括添加產(chǎn)品標(biāo)識(shí)符（PID）和制造商標(biāo)識(shí)符(VID)；替換驅(qū)動(dòng)安裝時(shí)顯示的字符；生成一個(gè)全局統(tǒng)一標(biāo)志符(GUID)等。固件程序固件程序采用C語(yǔ)言設(shè)計(jì)，主要功能是控制USB接口芯片接收并處理USB設(shè)備驅(qū)動(dòng)程序的請(qǐng)求。程序主要分為三個(gè)模塊：初始化模塊、控制模塊和USB通信模塊。初始化模塊完成設(shè)備的初始化配置，如地址、GPIF-II接口工作模式等；控制模塊對(duì)數(shù)據(jù)流控制，如同步頭設(shè)置、譯碼的使能、數(shù)據(jù)接收的啟動(dòng)停止等；USB通信模塊負(fù)責(zé)上位機(jī)與前端硬件FPGA的通信，是固件程序的核心。USB通信模塊關(guān)鍵目標(biāo)是

17、使USB接口吞吐速率最大，因此設(shè)計(jì)成中斷模式，由中斷服務(wù)程序負(fù)責(zé)數(shù)據(jù)的讀取。中斷服務(wù)程序與主程序間通過事件標(biāo)志和數(shù)據(jù)緩沖區(qū)交互。USB接口芯片的EP6端口作為輸入數(shù)據(jù)的緩沖區(qū)，當(dāng)緩沖區(qū)滿后，向CPU發(fā)送一個(gè)中斷請(qǐng)求。CPU立即響應(yīng)該請(qǐng)求，讀取完緩沖區(qū)的數(shù)據(jù)后，清除EP6端口緩沖區(qū)滿狀態(tài),EP6端口緩沖區(qū)可接收下一組數(shù)據(jù)。中斷服務(wù)程序代碼如下：Void ISR_Ep6in(void) interrupt 0/中斷服務(wù)程序入口if(Ep6InFifo_Full)DataTx();/Ep6端口FIFO滿，CPU讀取數(shù)據(jù)USB_IRQ_CLEAR();/清中斷寄存器USBIRQ = bmEp6IN/E

18、p6in端口滿中斷使能Ep6端口發(fā)送數(shù)據(jù)函數(shù)代碼如下：Void DataTx(void)/ Ep6端口發(fā)送數(shù)據(jù)if (IN_ENABLE )/ 數(shù)據(jù)接收允許GPIFTCB1 = 0 x01;/設(shè)置發(fā)送數(shù)據(jù)幀為256雙字GPIFTCB0 = 0 x00;Setup_FLOWSTATE_Read();/建立GPIF-II FIFO讀操作流狀態(tài)寄存器GPIFTRIG = GPIFTRIGRD | GPIF_EP6; /映射讀操作到EP6端口FIFOElse/ 數(shù)據(jù)接收禁止FIFORESET = Ox06;/EP6端口FIFO復(fù)位應(yīng)用程序應(yīng)用程序提供人機(jī)操作界面；實(shí)現(xiàn)數(shù)據(jù)接收模塊的識(shí)別和裝載；實(shí)現(xiàn)數(shù)據(jù)

19、的接收、顯示、處理和存儲(chǔ)。應(yīng)用程序在VISUAL STUDIO 2010平臺(tái)下，使用C#語(yǔ)言編制。CYPRESS公司提供了訪問驅(qū)動(dòng)高級(jí)編程接口庫(kù)CyAPI.lib和CyUSB.dll。CyAPI.lib是一個(gè)Microsoft C+類庫(kù)，CyUSB.dll是一個(gè)Microsoft.NET類庫(kù)，可根據(jù)需要選用，本設(shè)計(jì)中使用了CyUSB.dll,流程圖如圖5所示。圖5 應(yīng)用程序流程圖程序啟動(dòng)后，數(shù)據(jù)接收模塊自動(dòng)識(shí)別；若裝載成功，配置幀頭，擾碼多項(xiàng)式等參數(shù)后，啟動(dòng)數(shù)據(jù)采集；響應(yīng)FIFO滿中斷，進(jìn)入中斷服務(wù)程序，讀取采集到的數(shù)據(jù)后，清中斷標(biāo)志；當(dāng)終止采集任務(wù)后，對(duì)數(shù)據(jù)進(jìn)行后期處理。4試驗(yàn)結(jié)果基于USB

20、3.0接口的衛(wèi)星數(shù)傳基帶數(shù)據(jù)接收模塊在商用PC機(jī)（酷睿i7-3520M處理器，4GB DDR3內(nèi)存，英特爾QM77芯片組）上使用，經(jīng)試驗(yàn)評(píng)估，數(shù)據(jù)接收速率可穩(wěn)定達(dá)到2.1Gbps，模塊消耗電流約775mA?；赨SB3.0總線數(shù)據(jù)接收模塊結(jié)合PC機(jī)構(gòu)成的數(shù)據(jù)接收平臺(tái)與基于CPCIe總線數(shù)據(jù)接收平臺(tái)（CPCIe機(jī)箱+ 控制器 + 接收板卡）指標(biāo)對(duì)比如表2所示。表2 對(duì)比結(jié)果指標(biāo)基于USB3.0總線數(shù)據(jù)接收平臺(tái)基于CPCIe總線數(shù)據(jù)接收平臺(tái)接收速率不小于2.1Gbps不小于3.3Gbps成本少于2萬(wàn)元不少于15萬(wàn)元重量小于2Kg不小于7Kg體積小大便攜性強(qiáng)弱據(jù)上表所示，接收速率指標(biāo)基于USB3.0總線數(shù)據(jù)接收平臺(tái)落后于基于CPCIe總線數(shù)據(jù)接收平臺(tái)。但在成本、重量、便攜性、功耗等指標(biāo)上，基于USB3.0總線數(shù)據(jù)接收平臺(tái)具備顯著優(yōu)勢(shì)，且即插即用的特性，PC機(jī)的廣泛使用，也有利于該平臺(tái)的快速遷移和快速展開測(cè)試工作。因此，在數(shù)據(jù)接收速率指標(biāo)滿足用戶要求的前提下，可優(yōu)先選用基于USB3.0總線的數(shù)據(jù)接收模塊。5結(jié)束語(yǔ)基于USB3.0接口的衛(wèi)星數(shù)傳基帶數(shù)據(jù)接收模塊合理利用了