四輸入或非門課程設(shè)計報告

1、-. z. . .可修編. .四輸入或非門專項實踐任務(wù)書學(xué)生*： 專業(yè)班級：指導(dǎo)教師： 工作單位：題 目: 四輸入或非門的設(shè)計初始條件： 計算機、ORCAD軟件，L-EDIT軟件要求完成的主要任務(wù): 包括集成電路專項實踐工作量及其技術(shù)要求，以及說明書撰寫等具體要求1、集成電路專項實踐工作量：1周2、技術(shù)要求：1學(xué)習(xí)ORCAD軟件，L-EDIT軟件。2設(shè)計一個四輸入或非門電路。 3利用ORCAD軟件，L-EDIT軟件對該電路進展系統(tǒng)設(shè)計、電路設(shè)計和幅員設(shè)計，并進展相應(yīng)的設(shè)計、模擬和仿真工作。3、查閱至少5篇參考文獻。按*理工大學(xué)課程設(shè)計工作規(guī)*要求撰寫設(shè)計報告書。全文用A4紙打印，圖紙應(yīng)符合繪圖

2、規(guī)*。時間安排：2015.6.19布置集成電路專項實踐任務(wù)、選題；講解集成電路專項實踐具體實施方案與課程設(shè)計報告格式的要求；集成電路專項實踐答疑事項。201-6.24學(xué)習(xí)ORCAD軟件，L-EDIT軟件，查閱相關(guān)資料，復(fù)習(xí)所設(shè)計內(nèi)容的根本理論知識。201-7.1用ORCAD軟件設(shè)計四輸入或非門電路并進展仿真工作，再利用L-EDIT軟件繪制其幅員，完成集成電路專項實踐報告的撰寫。2015.7.1 提交集成電路專項實踐報告，進展辯論。指導(dǎo)教師簽名： 年 月 日系主任或責任教師簽名： 年 月 日-. z. 目錄TOC o 1-3 h u HYPERLINK l _Toc31272 摘要 PAGERE

3、F _Toc31272 I HYPERLINK l _Toc32430 Abstract PAGEREF _Toc32430 II HYPERLINK l _Toc13449 1 緒論 PAGEREF _Toc13449 1 HYPERLINK l _Toc20195 2 設(shè)計內(nèi)容及要求 PAGEREF _Toc20195 2 HYPERLINK l _Toc31103 2.1 設(shè)計的目的及主要任務(wù)PAGEREF _Toc31103 2 HYPERLINK l _Toc17502 2.2 設(shè)計思路 PAGEREF _Toc17502 2 HYPERLINK l _Toc7326 3軟件介紹 P

4、AGEREF _Toc7326 2 HYPERLINK l _Toc24187 3.1 OrCAD簡介 PAGEREF _Toc24187 2 HYPERLINK l _Toc6522 3.2 L-Edit簡介 PAGEREF _Toc6522 4 HYPERLINK l _Toc1381 4四輸入或非門 PAGEREF _Toc1381 5 HYPERLINK l _Toc20189 4.1 四輸入或非門電路構(gòu)造 PAGEREF _Toc20189 5 HYPERLINK l _Toc24319 4.2 四輸入或非門電路仿真 PAGEREF _Toc24319 6 HYPERLINK l _

5、Toc27754 4.3 四輸入或非門的幅員繪制 PAGEREF _Toc27754 7 HYPERLINK l _Toc16483 4.3.1 NMOS管 PAGEREF _Toc16483 7 HYPERLINK l _Toc28344 4.3.2 PMOS管 PAGEREF _Toc28344 8 HYPERLINK l _Toc18475 4.3.3 輸出端口 PAGEREF _Toc18475 8 HYPERLINK l _Toc9450 4.3.4 四輸入或非門 PAGEREF _Toc9450 8 HYPERLINK l _Toc20502 總 結(jié) PAGEREF _Toc205

6、02 10 HYPERLINK l _Toc21575 參考文獻 PAGEREF _Toc21575 12-. z.摘要 或非門是一種非常常用的數(shù)字門電路，本文詳細介紹了基于CMOS管的L-EDIT環(huán)境下的四輸入或非門電路設(shè)計仿真及幅員布局設(shè)計驗證。通過正向設(shè)計的思從邏輯設(shè)計、電路設(shè)計、幅員設(shè)計和工藝設(shè)計封面出發(fā)，實現(xiàn)了電路指標明確化、功能電路化、邏輯明確化的工業(yè)幅員制作標準，同時本設(shè)計還通過TSPICE仿真驗證了設(shè)計的正確性。關(guān)鍵詞：或非門、L-EDIT、TSPICE、CMOS-. z.Abstract NOR gate is a very mon digital gates, This p

7、aper describes the design verification based on NOR gate circuit design simulation and layout layout MOS tube L-EDIT environment. By forward thinking design from logic design, circuit design, layout design and process design cover starting to realize the circuit indicators clear, functional circuit,

8、 then clear, then the logical layout of industrial production standards, while the design is verified through simulation TSPICE correctness of the design.Keywords: NOR gate、L-EDIT、TSPICE、CMOS-. z.1 緒論 Tanner集成電路設(shè)計軟件是由Tanner Research 公司開發(fā)的基于Windows平臺的用于集成電路設(shè)計的工具軟件。該軟件功能十分強大，易學(xué)易用，包括S-Edit，T-Spice，W-Ed

9、it，L-Edit與LVS，從電路設(shè)計、分析模擬到電路布局一應(yīng)俱全。其中的L-Edit幅員編輯器在國內(nèi)應(yīng)用廣泛，具有很高知名度。 L-Edit Pro是Tanner EDA軟件公司所出品的一個IC設(shè)計和驗證的高性能軟件系統(tǒng)模塊，具有高效率，交互式等特點，強大而且完善的功能包括從IC設(shè)計到輸出，以及最后的加工效勞，完全可以媲美百萬美元級的IC設(shè)計軟件。L-Edit Pro包含IC設(shè)計編輯器(Layout Editor)、自動布線系統(tǒng)(Standard Cell Place & Route)、線上設(shè)計規(guī)則檢查器DRC、組件特性提取器Device E*tractor、設(shè)計布局與電路netlist的比

10、擬器(LVS)、CMOS Library、Marco Library，這些模塊組成了一個完整的IC設(shè)計與驗證解決方案。L-Edit Pro豐富完善的功能為每個IC設(shè)計者和生產(chǎn)商提供了快速、易用、準確的設(shè)計系統(tǒng)。 CMOS集成電路由于工藝技術(shù)的進步以及功耗低、穩(wěn)定性高、抗干擾性強、噪聲容限大、可等比例縮小、以及可適應(yīng)較寬的環(huán)境溫度和電源電壓等一系列優(yōu)點，成為現(xiàn)在IC設(shè)計的主流技術(shù)。在CMOS集成電路設(shè)計中，異或電路的設(shè)計與應(yīng)用是非常重要的。IC設(shè)計者可以根據(jù)芯片的不同功能和要求采用各種不同構(gòu)造的異或電路，從而實現(xiàn)電路的最優(yōu)化設(shè)計。2 設(shè)計內(nèi)容及要求2.1 設(shè)計的目的及主要任務(wù)1學(xué)習(xí)ORCAD軟件

11、，L-EDIT軟件。2設(shè)計一個CMOS四輸入或非門電路。3利用ORCAD軟件，L-EDIT軟件對該電路進展系統(tǒng)設(shè)計、電路設(shè)計和幅員設(shè)計，并進展相應(yīng)的設(shè)計、模擬和仿真工作。2.2 設(shè)計思路 本設(shè)計首先在ORCAD中進展四輸入或非門電路電路圖的繪制，然后運用其中的仿真功能對電路予以仿真調(diào)試，接著在L-EDIT軟件中制定規(guī)則、繪制幅員、DRC檢查。整個設(shè)計的核心是幅員的設(shè)計，充分了解設(shè)計的根本原理、設(shè)計的規(guī)則。仿真檢驗是否到達最初的設(shè)計要求。3軟件介紹3.1 OrCAD簡介 OrCAD Capture(以下以Capture代稱)是一款基于Windows操作環(huán)境下的電路設(shè)計工具。利用Capture軟件

12、，能夠?qū)崿F(xiàn)繪制電路原理圖以及為制作PCB和可編程的邏輯設(shè)計提供連續(xù)性的仿真信息。Cadence OrCADCapture是一款多功能的PCB原理圖輸入工具。OrCADCapture作為行業(yè)標準的PCB原理圖輸入方式，是當今世界最流行的原理圖輸入工具之一，具有簡單直觀的用戶設(shè)計界面。OrCADCaptureCIS具有功能強大的元件信息系統(tǒng)，可以在線和集中管理元件數(shù)據(jù)庫，從而大幅提升電路設(shè)計的效率。OrCADCapture提供了完整的、可調(diào)整的原理圖設(shè)計方法，能夠有效應(yīng)用于PCB的設(shè)計創(chuàng)立、管理和重用。將原理圖設(shè)計技術(shù)和PCB布局布線技術(shù)相結(jié)合，OrCAD能夠幫助設(shè)計師從一開場就抓住設(shè)計意圖。不管

13、是用于設(shè)計模擬電路、復(fù)雜的PCB、FPGA和CPLD、PCB改版的原理圖修改，還是用于設(shè)計層次模塊，OrCADCapture都能為設(shè)計師提供快速的設(shè)計輸入工具。此外，OrCADCapture原理圖輸入技術(shù)讓設(shè)計師可以隨時輸入、修改和檢驗PCB設(shè)計。 OrCAD軟件系統(tǒng)的功能及特點： 1.不僅可以對模擬電路進展直流、交流、瞬態(tài)等根本電路特性分析，而且可進展噪聲分析、溫度分析、優(yōu)化設(shè)計等復(fù)雜的電路特性分析。 2.不僅可以對模擬電路進展計算機輔助分析，而且可對數(shù)字電路、數(shù)/?；旌想娐愤M展計算機模擬。 3.科研在WINDOWS環(huán)境下，以人機交互方式運行。繪制好電路圖以后，即可直接進展電路模擬，無需用戶

14、編制繁雜的輸入文件。再模擬過程中，可以隨時分析觀察模擬結(jié)果，從電路圖上修改設(shè)計。 4.OrCAD軟件集成了電路原理圖繪制、印制電路板設(shè)計、數(shù)字/模擬電路仿真、可編程邏輯器建立計等等功能，它的元器件庫也是所有EDA軟件中最豐富的，再世界上它一只是EDA軟件的首選。 OrCAD軟件系統(tǒng)中主要包括OrCAD/CaptureCIS、OrCAD/PSpiceA/D、OrCAD/LayoutPlus等，其中每一局部可以根據(jù)需要單獨使用，也可以共同組成完整的EDA系統(tǒng)。3.2 L-Edit簡介 TannerPro的設(shè)計流程很簡單。將要設(shè)計的電路先以S-Edit編輯出電路圖，再將該電路圖輸出成SPICE文件。

15、接著利用T-Spice將電路圖模擬并輸出成SPICE文件，如果模擬結(jié)果有錯誤，則回到S-Edit檢查電路圖，如果T-Spice模擬結(jié)果無誤，則以L-Edit進展布局圖設(shè)計。用L-Edit進展布局圖設(shè)計后要以DRC功能做設(shè)計規(guī)則檢查，假設(shè)違反設(shè)計規(guī)則，再將布局圖進展修改直到設(shè)計規(guī)則檢查無誤為止。將驗證過的布局圖轉(zhuǎn)化成SPICE文件，再利用T-Spice模擬，假設(shè)有錯誤，再回到L-Edit修改布局圖。最后利用LVS將電路圖輸出的SPICE文件與布局圖轉(zhuǎn)化的SPICE文件進展比照，假設(shè)比照結(jié)果不相等，則回去修正L-Edit或S-Edit的圖。直到驗證無誤后，將L-Edit設(shè)計好的布局圖輸出成GDSI

16、I文件類型，再交由工廠去制作整個電路所需的掩膜板。4四輸入或非門4.1 四輸入或非門電路構(gòu)造 四輸入或非門是最常用的根本功能電路之一，廣泛應(yīng)用于數(shù)字邏輯電路電路設(shè)計中。在本次課程設(shè)計中，使用tanner軟件中的原理圖編輯器L-Edit編輯四輸入或非門電路原理圖。真值表如下4.1。 表4.1 四輸入或非門的真值表 本次設(shè)計的四輸入或非門有8個MOS管組成，其中4個NMOS，4個PMOS，只要一個輸入端為高電平假設(shè)B為高電平，則與B相連的PMOS截止，NMOS導(dǎo)通，形成該輸出Y到地的通路，阻斷VCC到Y(jié)的通路，形成一個截止PMOS無窮大電阻與導(dǎo)通NMOS有限的下拉電阻的分壓電路，因此輸出Y為低電平

17、；假設(shè)輸入均為低電平，則左右的NMOS都截止，PMOS都導(dǎo)通，形成VCC到Y(jié)的通路，因此輸出為高電平。四輸入異或門電路原理圖如圖4.2。 圖4.2 四輸入或非門的原理圖4.2 四輸入或非門電路仿真 使用TSpice對原理圖進展仿真。給四輸入或非門的輸入端參加鼓勵信號。仿真中高電平為Vdd=5V，低電平為Gnd，并添加輸入輸出延遲時間。進展仿真，輸出波形4.3 圖4.3 四輸入或非門電路輸入輸出波形圖4.3 四輸入或非門的幅員繪制4.3.1 NMOS管 NMOS管的幅員4.3.2 PMOS管 PMOS的幅員4.3.3 輸出端口 輸出端口的幅員4.3.4 四輸入或非門 用L-Edit幅員繪制軟件對

18、四輸入或非門電路進展幅員繪制， 將繪制的cell單元的幅員進展組合，并進展各層的最終連接，便可得到CMOS四輸入或非門的幅員，幅員結(jié)果如圖4.4。 進展DRC檢測，檢測是否滿足設(shè)計規(guī)則。如圖4.5。 圖4.4 四輸入或非門電路幅員 圖4.5 DRC驗證結(jié)果總 結(jié)通過兩周的課程設(shè)計學(xué)習(xí)，綜合運用所學(xué)的知識完成了設(shè)計任務(wù)。使我更進一步熟悉了專業(yè)知識，并深入掌握仿真方法和工具、同時為畢業(yè)設(shè)計打根底的實踐環(huán)節(jié)。進一步熟悉設(shè)計中使用的主流工具，學(xué)習(xí)了良好的技術(shù)文檔撰寫方法；了解后端設(shè)計；加深綜合對所學(xué)課程根底知識和根本理論的理解好掌握，培養(yǎng)了綜合運用所學(xué)知識，獨立分析和解決工程技術(shù)問題的能力；培養(yǎng)了在理論計算、制圖、運用標準和規(guī)*、查閱設(shè)計手冊與資料以及應(yīng)用工具等方面的能力，逐步樹立正確的設(shè)計思想。在教師布置好題目后，我仔細進展設(shè)計，通過查閱各種參考書籍，最終把實驗做出來了，到達了教師對本實驗的要求。在這次設(shè)計中我收獲頗豐，首先最直接的收獲就是我穩(wěn)固了這節(jié)課所學(xué)的知識，把它運用到實踐中去，并且學(xué)到了許多在課本中所沒有的知識。通過查閱相關(guān)知識，進一步加深對tannerr的了解。其次，我們不管做什么都不能粗心，如我們輸入程序時把字母打錯了時，保存文件時