微機(jī)原理及接口技術(shù)CH優(yōu)秀

1、第2章 計(jì)算機(jī)系統(tǒng)組成與工作原理 計(jì)算機(jī)體系結(jié)構(gòu) Computer Architecture 馮諾依曼體系結(jié)構(gòu) 以存儲(chǔ)器為中心（五大部分）、二進(jìn)制、存儲(chǔ)程序原理 對(duì)馮諾依曼體系結(jié)構(gòu)的改進(jìn) CPU指令集、存儲(chǔ)器子系統(tǒng)、輸入/輸出子系統(tǒng)計(jì)算機(jī)組織結(jié)構(gòu) Computer organization 總線與接口、CPU組織、存儲(chǔ)器組織、輸入/輸出組織計(jì)算機(jī)互連結(jié)構(gòu) interconnection 1. 總線：要素、組織、仲裁、帶寬、時(shí)序 2. 串行總線計(jì)算機(jī)工作原理微機(jī)原理及接口技術(shù)CH優(yōu)秀 2.1.1 馮諾依曼體系結(jié)構(gòu)硬件組成五大部分: 運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備核心和關(guān)鍵：存儲(chǔ)器信息

2、表示：二進(jìn)制 計(jì)算機(jī)內(nèi)部的控制信息和數(shù)據(jù)信息均采用二進(jìn)制表示，并存放在同一個(gè)存儲(chǔ)器中。工作原理：存儲(chǔ)程序/指令(控制)驅(qū)動(dòng) 編制好的程序(包括指令和數(shù)據(jù))預(yù)先經(jīng)由輸入設(shè)備輸入并保存在存儲(chǔ)器中； 計(jì)算機(jī)開始工作后，在不需要人工干預(yù)的情況下由控制器自動(dòng)、高速地依次從存儲(chǔ)器中取出指令并加以執(zhí)行。微機(jī)原理及接口技術(shù)CH優(yōu)秀2.1.2 對(duì)馮諾依曼體系結(jié)構(gòu)的改進(jìn)改進(jìn)CPU指令集 指令功能、指令格式、尋址方式 存儲(chǔ)器子系統(tǒng) 分層結(jié)構(gòu) 輸入/輸出子系統(tǒng) 總線/接口+多種I/O方式改變改變串行執(zhí)行模式，發(fā)展并行技術(shù)；改變控制驅(qū)動(dòng)方式，發(fā)展數(shù)據(jù)驅(qū)動(dòng)、需求驅(qū)動(dòng)、模式驅(qū)動(dòng)等其它驅(qū)動(dòng)方式； 重點(diǎn)微機(jī)原理及接口技術(shù)CH優(yōu)

3、秀1. CPU指令集 指令系統(tǒng)是某一類CPU所能識(shí)別和執(zhí)行的全部指令的集合。 每種CPU都有它自己支持的指令集合（ ARM、單片機(jī)、DSP等都有自己的指令集合） 指令（Instruction）是CPU執(zhí)行某種操作的命令。微機(jī)原理及接口技術(shù)CH優(yōu)秀 例： MOV R0，#2操作碼助記符：與動(dòng)作一一對(duì)應(yīng)目/源操作數(shù)：操作碼：由CPU設(shè)計(jì)人員定義，具有固定的寫法和意義。操作數(shù)：可由編程人員采用不同方式給出。;注釋 指令舉例ADD R0,R1,R2 ；R0 R1+R2 微機(jī)原理及接口技術(shù)CH優(yōu)秀指令設(shè)計(jì)步驟指令集結(jié)構(gòu)(ISA，Instruction Set Architecture)： 是體系結(jié)構(gòu)的主

4、要內(nèi)容之一，其功能設(shè)計(jì)實(shí)際上就是確定軟硬件的功能分配?？紤]因素 速度、成本和靈活性實(shí)現(xiàn)方式 硬件、軟件 優(yōu)化策略 RISC、CISC實(shí)現(xiàn)內(nèi)容 數(shù)據(jù)類型、指令功能、指令格式、尋址方式實(shí)現(xiàn)步驟根據(jù)應(yīng)用初擬出指令的分類和具體的指令；編寫出針對(duì)該指令系統(tǒng)的各種高級(jí)語言編譯程序；對(duì)多種算法程序進(jìn)行模擬測(cè)試，確認(rèn)指令系統(tǒng)的操作碼和尋址方式的效能是否都比較高；用硬件實(shí)現(xiàn)高頻使用的指令，軟件實(shí)現(xiàn)低頻使用指令。微機(jī)原理及接口技術(shù)CH優(yōu)秀2. 存儲(chǔ)器子系統(tǒng)計(jì)算機(jī)系統(tǒng)中存儲(chǔ)器采用分級(jí)體系結(jié)構(gòu)的根本目的是為了協(xié)調(diào)速度、容量、成本三者之間的矛盾。 簡(jiǎn)單的二級(jí)結(jié)構(gòu)：內(nèi) 存 外 存 一般為半導(dǎo)體存儲(chǔ)器，也稱為短期存儲(chǔ)器；

5、解決讀寫速度問題； 包括磁盤（中期存儲(chǔ)器）、磁帶、光盤（長(zhǎng)期存儲(chǔ)）等； 解決存儲(chǔ)容量問題；微機(jī)原理及接口技術(shù)CH優(yōu)秀完整的四級(jí)結(jié)構(gòu)：寄存器 Cache 主存 輔存CPU內(nèi)部高速電子線路(如觸發(fā)器)一級(jí)：在CPU內(nèi)部二級(jí)：在CPU外部 一般為靜態(tài)隨機(jī)存儲(chǔ)器SRAM。一般用動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM存放臨時(shí)數(shù)據(jù)，而用閃速存儲(chǔ)器FLASH存放固化的程序和數(shù)據(jù)（即固件fireware）磁盤、磁帶、光盤等其中：cache-主存結(jié)構(gòu)解決高速度與低成本的矛盾； 主存-輔存結(jié)構(gòu)利用虛擬存儲(chǔ)器解決大容量與低成本的矛盾；微機(jī)原理及接口技術(shù)CH優(yōu)秀現(xiàn)代計(jì)算機(jī)中的多級(jí)存儲(chǔ)器體系結(jié)構(gòu)微機(jī)原理及接口技術(shù)CH優(yōu)秀寄存器組特點(diǎn)：

6、讀寫速度快但數(shù)量較少；其數(shù)量、長(zhǎng)度以及使用方 法會(huì)影響指令集的設(shè)計(jì)。組成：一組彼此獨(dú)立的Reg，或小規(guī)模半導(dǎo)體存儲(chǔ)器。RISC：設(shè)置較多Reg，并依靠編譯器來使其使用最優(yōu)化。Cache高速小容量(幾十千到幾兆字節(jié))；借助硬件管理對(duì)程序員透明；命中率與失效率；主（內(nèi)）存編址方式：字節(jié)編址信息存放方式：大/小端（big/ small endianness）系統(tǒng)輔（外）存信息以文件(file)的形式存放。虛擬存儲(chǔ)技術(shù)很像一個(gè)臨時(shí)倉庫微機(jī)原理及接口技術(shù)CH優(yōu)秀Cache技術(shù)和虛擬存儲(chǔ)器技術(shù)相同點(diǎn)： 以存儲(chǔ)器訪問的局部性為基礎(chǔ)； 采用的調(diào)度策略類似； 對(duì)用戶都是透明的；不同點(diǎn)：劃分的信息塊的長(zhǎng)度不同；

7、Cache技術(shù)由硬件實(shí)現(xiàn)，而虛擬存儲(chǔ)器由OS的存儲(chǔ)管理軟件輔助硬件實(shí)現(xiàn)；微機(jī)原理及接口技術(shù)CH優(yōu)秀small endianness微機(jī)原理及接口技術(shù)CH優(yōu)秀不同寬度數(shù)據(jù)的存儲(chǔ)方式按整數(shù)邊界對(duì)齊存儲(chǔ)可以保證訪存指令的速度按任意邊界對(duì)齊存儲(chǔ)可以保證存儲(chǔ)空間的利用微機(jī)原理及接口技術(shù)CH優(yōu)秀3. 輸入/輸出子系統(tǒng)14/81關(guān)鍵：設(shè)置接口電路計(jì)算機(jī)與直接相聯(lián)的外圍設(shè)備進(jìn)行數(shù)據(jù)交換的過程通常稱為輸入/輸出(In/Out)，而與遠(yuǎn)方設(shè)備進(jìn)行數(shù)據(jù)交換的過程習(xí)慣上稱為數(shù)據(jù)通信(data communication)。微機(jī)原理及接口技術(shù)CH優(yōu)秀15/81CPU與外設(shè)兩者的信號(hào)不兼容，在信號(hào)類型、功能定義、邏輯定義

8、和時(shí)序關(guān)系上都不一致。如：信號(hào)類型有機(jī)械的、物理的、電信號(hào)等，信號(hào)形式有脈沖、模擬量或數(shù)字量等；兩者的工作速度不匹配，CPU速度高，外設(shè)速度低 ；若不通過接口，而由CPU直接對(duì)外設(shè)的操作實(shí)施控制，就會(huì)使CPU處于窮于應(yīng)付與外設(shè)打交道之中，大大降低CPU的效率； 數(shù)據(jù)傳輸方式不同，有并行、串行之分。它們不能與CPU直接相連,必須經(jīng)過中間電路再與系統(tǒng)相連,這部分電路被稱為I/O接口電路。具體的接口設(shè)計(jì)方法將在第4章詳細(xì)講述 微機(jī)原理及接口技術(shù)CH優(yōu)秀輸入/輸出數(shù)據(jù)傳輸控制方式微機(jī)原理及接口技術(shù)CH優(yōu)秀輸入輸出控制方式程序控制方式無條件控制（同步控制） 1. 特點(diǎn)：要求外設(shè)數(shù)據(jù)變化緩慢，操作時(shí)間固定

9、，可以被認(rèn)為始終處于 就緒狀態(tài)，如一組開關(guān)或LED顯示管。 2. 優(yōu)點(diǎn)：簡(jiǎn)單， CPU隨時(shí)可無條件讀/寫數(shù)據(jù)。 3. 缺點(diǎn)：無法保證數(shù)據(jù)總是有效，適用面窄。條件控制（查詢控制） 1. 特點(diǎn)： CPU主動(dòng)、外設(shè)被動(dòng)。執(zhí)行I/O操作時(shí)CPU總要先查詢外設(shè)狀態(tài)； 若傳輸條件不滿足時(shí)，CPU等待直到條件滿足。 2.優(yōu)點(diǎn)：解決了CPU與外設(shè)之間的同步問題，可靠性高。 3.缺點(diǎn)：CPU利用率低，低優(yōu)先級(jí)外設(shè)可能無法及時(shí)得到服務(wù)。 微機(jī)原理及接口技術(shù)CH優(yōu)秀程序控制方式舉例無條件控制打印機(jī)聯(lián)絡(luò)信號(hào)數(shù)據(jù)信號(hào) 條件控制Busy微機(jī)原理及接口技術(shù)CH優(yōu)秀輸入輸出控制方式中斷控制方式 中斷: 是指CPU在執(zhí)行正常程

10、序時(shí)，為處理一些緊急發(fā)生的情況，暫時(shí)中止當(dāng)前程序，轉(zhuǎn)而對(duì)該緊急事件進(jìn)行處理，并在處理完后返回正常程序的過程。 燒水的過程方式1：查詢 缺點(diǎn)：不停地往返于廚房和臥室方式2：中斷機(jī)制 優(yōu)點(diǎn)：可以同時(shí)做多件事情或 處理緊急情況微機(jī)原理及接口技術(shù)CH優(yōu)秀在CPU正常運(yùn)行程序時(shí)，由于內(nèi)部或外部某個(gè)非預(yù)料事件的發(fā)生，使CPU暫停正在運(yùn)行的程序，而轉(zhuǎn)去執(zhí)行處理引起中斷事件的程序 （中斷服務(wù)子程序），五.然后再返回被中斷了的程序，繼續(xù)執(zhí)行。六.這個(gè)過程就是計(jì)算機(jī)系統(tǒng)中的中斷。計(jì)算機(jī)中斷的過程main ( ) int a, b, sum; a=123; b=456; sum=a+b; 打印機(jī)中斷服務(wù)程序產(chǎn)生一個(gè)

11、打印機(jī)中斷微機(jī)原理及接口技術(shù)CH優(yōu)秀中 斷 原 理IRQFIQARM外設(shè)微機(jī)原理及接口技術(shù)CH優(yōu)秀中 斷 系 統(tǒng)計(jì)算機(jī)中斷系統(tǒng)： 計(jì)算機(jī)中實(shí)現(xiàn)中斷功能的軟、硬件的總稱，一般包括CPU內(nèi)部配置的中斷機(jī)構(gòu)、外設(shè)接口中設(shè)計(jì)的中斷控制器及各類中斷服務(wù)子程序。微機(jī)原理及接口技術(shù)CH優(yōu)秀中斷系統(tǒng)相關(guān)概念中斷向量： 中斷向量即中斷服務(wù)子程序的入口地址，也就是中斷服務(wù)子程序的第一條指令在存儲(chǔ)器中的存放地址。 內(nèi) 存 MOV R1, #0 x60 MOV R2, #0 x10 ADD R0, R1,R2 0053H打印機(jī)子程序0FFFH中斷向量表0000H 鍵盤子程序中斷向量10E2H中斷向量微機(jī)原理及接口技術(shù)

12、CH優(yōu)秀中斷系統(tǒng)相關(guān)概念中斷優(yōu)先級(jí)：在系統(tǒng)中多個(gè)中斷源可能同時(shí)提出中斷請(qǐng)求時(shí)，需要按中斷的輕重緩急給每個(gè)中斷源指定一個(gè)優(yōu)先級(jí)別，這就是中斷優(yōu)先級(jí)。 CPU按照中斷優(yōu)先權(quán)的高低順序，依次響應(yīng)。 同級(jí)優(yōu)先級(jí)問題斷點(diǎn):是指CPU執(zhí)行的現(xiàn)行程序被中斷時(shí)的下一條指令的地址,又稱斷點(diǎn)地址。微機(jī)原理及接口技術(shù)CH優(yōu)秀中斷現(xiàn)場(chǎng):是指CPU轉(zhuǎn)去執(zhí)行中斷服務(wù)程序前的運(yùn)行狀態(tài)，包括CPU內(nèi)部各寄存器、斷點(diǎn)地址等。中斷嵌套：若有更高級(jí)別的新中斷源發(fā)出請(qǐng)求，且新中斷源滿足響應(yīng)條件，則CPU中止當(dāng)前的中斷服務(wù)程序，轉(zhuǎn)而響應(yīng)高級(jí)中斷。這種多級(jí)（重）中斷的處理方式稱為“嵌套”。微機(jī)原理及接口技術(shù)CH優(yōu)秀中 斷 系 統(tǒng)CPU執(zhí)

13、行流程中斷服務(wù)程序1非預(yù)料事件1中斷服務(wù)程序2非預(yù)料事件2新到來的中斷應(yīng)比原中斷的優(yōu)先級(jí)高；微機(jī)原理及接口技術(shù)CH優(yōu)秀 中斷屏蔽：在某些情況下，CPU可能不對(duì)中斷請(qǐng)求信號(hào)作出響應(yīng)或處理，這就是中斷屏蔽。中斷屏蔽標(biāo)志系統(tǒng)在處理優(yōu)先級(jí)別較高的中斷請(qǐng)求時(shí)，不會(huì)理睬后來的級(jí)別較低的中斷請(qǐng)求 。微機(jī)原理及接口技術(shù)CH優(yōu)秀中斷處理過程 中斷檢測(cè) CPU內(nèi)部硬件自動(dòng)完成 ，指令結(jié)束時(shí)檢測(cè)中斷響應(yīng) CPU內(nèi)部硬件自動(dòng)完成，包括中斷判優(yōu)和中斷索引 中斷服務(wù) CPU執(zhí)行中斷服務(wù)子程序并返回?cái)帱c(diǎn)的過程。中斷服務(wù)是根據(jù)用戶自行編制的指令順序完成各項(xiàng)操作的。 如：鍵盤上按鍵的執(zhí)行過程微機(jī)原理及接口技術(shù)CH優(yōu)秀程序中斷與

14、子程序調(diào)用的區(qū)別 子程序的執(zhí)行是程序員事先安排好的（由調(diào)用子程序的指令轉(zhuǎn)入）；中斷服務(wù)子程序的執(zhí)行一般由隨機(jī)的中斷事件引發(fā)。子程序的執(zhí)行受到主程序或上層子程序的控制；中斷服務(wù)子程序一般與被中斷的現(xiàn)行程序無關(guān)。不存在同時(shí)調(diào)用多個(gè)子程序的情況，因此子程序不需要進(jìn)行優(yōu)先級(jí)排隊(duì)；而不同中斷源則可能同時(shí)向CPU提出服務(wù)請(qǐng)求。微機(jī)原理及接口技術(shù)CH優(yōu)秀 微處理器中的中斷設(shè)置其實(shí)和人類活動(dòng)相似，微處理器畢竟是一門人造科學(xué)。微機(jī)原理及接口技術(shù)CH優(yōu)秀 DMA 控制方式內(nèi)存與外設(shè)間有大量數(shù)據(jù)交換時(shí)，采用中斷方式，每傳送一次數(shù)據(jù)，就必須經(jīng)歷中斷處理的全部步驟，而且一般需要借助CPU內(nèi)部的寄存器作為中介DMA方式：

15、不用CPU的寄存器作傳數(shù)中介, 完成存儲(chǔ)器和外設(shè)間的直接傳數(shù)，CPU必須將系統(tǒng)總線的控制權(quán)讓給DMAC 微機(jī)原理及接口技術(shù)CH優(yōu)秀 DMA 控制方式DMA特點(diǎn)：數(shù)據(jù)不通過CPU，而由DMAC直接完成存儲(chǔ)單元或IO端口之間的數(shù)據(jù)傳送。程序/中斷控制方式：以CPU為控制中心。DMA控制方式：DMAC管理大部分的I/O事物，完成傳送后DMAC主動(dòng)通知CPU。微機(jī)原理及接口技術(shù)CH優(yōu)秀DMA方式原理方框圖 CPU DMA控制器存儲(chǔ)器 IO外設(shè)請(qǐng)求響應(yīng)HLDAHOLDDBAB&CBPC機(jī)中的DMA微機(jī)原理及接口技術(shù)CH優(yōu)秀DMA的時(shí)候，CPU在干啥？微機(jī)原理及接口技術(shù)CH優(yōu)秀DMA操作的基本方法周期挪用

16、：挪用CPU不訪問存儲(chǔ)器的周期不影響或減慢CPU的操作 不易識(shí)別可被挪用的周期，硬件電路復(fù)雜，數(shù)據(jù)傳送不連貫、不規(guī)則 周期擴(kuò)展：在DMA請(qǐng)求后由硬件延長(zhǎng)CPU的時(shí)鐘周期CPU在加寬了的周期內(nèi)不會(huì)進(jìn)行下一步操作，正好用來進(jìn)行DMA 降低CPU的處理速度 CPU停機(jī) ：最簡(jiǎn)單也是最常用的DMA傳送方式 迫使CPU讓出總線控制權(quán)，整個(gè)DMA期間，CPU都一直處于空閑狀態(tài) 會(huì)降低CPU的利用率，并可能影響到CPU對(duì)中斷的響應(yīng)和DRAM刷新 微機(jī)原理及接口技術(shù)CH優(yōu)秀I/O處理機(jī)I/O處理機(jī)：采用專用計(jì)算機(jī)（通道Channel、外圍處理機(jī)PPU）來負(fù)責(zé)I/O工作。智能終端、智能外設(shè)微機(jī)原理及接口技術(shù)CH

17、優(yōu)秀2.2 計(jì)算機(jī)組成原理Computer organization： 主要關(guān)注體系結(jié)構(gòu)中各操作單元的功能實(shí)現(xiàn)及互聯(lián)?？偩€與接口總線bus、接口Interface、主設(shè)備Master、從設(shè)備Slave CPU組織 控制單元control unit(控制器) 數(shù)據(jù)單元data unit (數(shù)據(jù)通路data path)（運(yùn)算器）存儲(chǔ)器組織 存儲(chǔ)介質(zhì)（存儲(chǔ)原理）+讀寫機(jī)制（存取方式） 不同的組織形式可以改善主存的訪問速度和吞吐量輸入/輸出組織 連接模式、控制方式微機(jī)原理及接口技術(shù)CH優(yōu)秀簡(jiǎn)單并行總線結(jié)構(gòu) 現(xiàn)代并行總線結(jié)構(gòu) 微機(jī)原理及接口技術(shù)CH優(yōu)秀S3C2440原理圖-總線說明 微機(jī)原理及接口技術(shù)C

18、H優(yōu)秀控制單元數(shù)據(jù)通路控制單元（控制器）指令譯碼邏輯時(shí)序控制部件：指令周期、工作周期、時(shí)鐘周期(工作脈沖)數(shù)據(jù)通道（運(yùn)算器）組成：ALU+寄存器+內(nèi)部總線功能：基本的二進(jìn)制算術(shù)、邏輯及移位運(yùn)算； 根據(jù)運(yùn)算結(jié)果設(shè)置狀態(tài)標(biāo)志（進(jìn)/借位、溢出等）； 特性：數(shù)據(jù)通路寬度：即字長(zhǎng)(P42)，CPU單次傳送和處理數(shù)據(jù)的能力。數(shù)據(jù)通路周期：ALU運(yùn)算并將保存結(jié)果的過程。2.2.2 CPU組織微機(jī)原理及接口技術(shù)CH優(yōu)秀1. CPU內(nèi)的時(shí)序控制部件時(shí)序控制部件：脈沖源+分頻邏輯,用以產(chǎn)生各種系統(tǒng)所需的、 滿足時(shí)序要求的控制信號(hào)。 時(shí)鐘周期 系統(tǒng)中最小的基本時(shí)間分段指令周期 讀取并執(zhí)行一條指令所需的時(shí)間工作周期

19、指令周期中的不同工作階段考慮了中斷的指令周期狀態(tài)圖 CPU中的多級(jí)時(shí)序 微機(jī)原理及接口技術(shù)CH優(yōu)秀三星ARM7處理器外部時(shí)鐘電路 系統(tǒng)時(shí)鐘采用外接10MHz和32.768 kHz的晶體振蕩器同時(shí)工作。其中，10MHz晶體振蕩器經(jīng)ARM內(nèi)部PLL倍頻轉(zhuǎn)換為66MHz，32.768 kHz晶體振蕩器為ARM的RTC(實(shí)時(shí)時(shí)鐘)計(jì)時(shí)。微機(jī)原理及接口技術(shù)CH優(yōu)秀2. CPU內(nèi)典型的數(shù)據(jù)通路ALU的實(shí)現(xiàn)：(1)由基本門電路實(shí)現(xiàn)全加器；(2)由n位全加器構(gòu)成n位并行加法器(3)以加法器為核心，通過擴(kuò)展輸入選擇邏輯實(shí)現(xiàn)其它基本算術(shù)和邏輯運(yùn)算；微機(jī)原理及接口技術(shù)CH優(yōu)秀CPU內(nèi)的微觀結(jié)構(gòu)-core i7微機(jī)原

20、理及接口技術(shù)CH優(yōu)秀2.2.3 不同的存儲(chǔ)原理雙極型： MOS型掩膜ROM 一次性可編程PROM紫外線可擦除EPROM 電可擦除E2PROM 可編程只讀存儲(chǔ)器FLASH易失性 存儲(chǔ)器RAM非易失性存儲(chǔ)器NVM靜態(tài)SRAM 動(dòng)態(tài)DRAM存取速度快，但集成度低，一般用于大型計(jì)算機(jī)或高速微機(jī)的Cache；速度較快，集成度較低，一般用于對(duì)速度要求高、而容量不大的場(chǎng)合（Cache）。集成度較高但存取速度較低，一般用于需較大容量的場(chǎng)合（主存）。半導(dǎo)體存儲(chǔ)器磁介質(zhì)存儲(chǔ)器 磁帶、軟磁盤、硬磁盤（ DA、RAID）光介質(zhì)存儲(chǔ)器 只讀型、一次寫入型、多次寫入型 微機(jī)原理及接口技術(shù)CH優(yōu)秀不同的存取方式一、數(shù)據(jù)傳送

21、方式 并行存儲(chǔ)器 (Parallel Memory) 串行存儲(chǔ)器 (Serial Memory)二、數(shù)據(jù)存取順序 隨機(jī)存?。ㄖ苯哟嫒。?可按地址隨機(jī)訪問； 訪問時(shí)間與地址無關(guān)； 順序存取 先進(jìn)先出(FIFO)的存儲(chǔ)原則 隊(duì)列(queue) 堆棧存儲(chǔ)（圖例P45）先進(jìn)后出(FILO)/后進(jìn)先出(LIFO)；向下生成和向上生成； 棧頂、堆棧指針SP； 微機(jī)原理及接口技術(shù)CH優(yōu)秀舉例FIFO存儲(chǔ)器美國(guó)IDT公司微機(jī)原理及接口技術(shù)CH優(yōu)秀舉例FIFO存儲(chǔ)器IDT7202原理圖微機(jī)原理及接口技術(shù)CH優(yōu)秀主存組織形式1：并行存儲(chǔ)器微機(jī)原理及接口技術(shù)CH優(yōu)秀四體交叉存儲(chǔ)器微機(jī)原理及接口技術(shù)CH優(yōu)秀主存組織形

22、式2：雙端口存儲(chǔ)器微機(jī)原理及接口技術(shù)CH優(yōu)秀微機(jī)原理及接口技術(shù)CH優(yōu)秀主存組織形式3：相聯(lián)（聯(lián)想）存儲(chǔ)器是一種不根據(jù)地址而是根據(jù)存儲(chǔ)內(nèi)容來進(jìn)行存取的存儲(chǔ)器;寫入信息時(shí)按順序?qū)懭耄恍枰刂贰?在計(jì)算機(jī)系統(tǒng)中，相聯(lián)存儲(chǔ)器主要用于虛擬存儲(chǔ)器中存放分段表、頁表和快表；在高速緩沖存儲(chǔ)器cache中，相聯(lián)存儲(chǔ)器作為存放cache的行地址之用。這是因?yàn)椋谶@兩種應(yīng)用中，都需要快速查找。微機(jī)原理及接口技術(shù)CH優(yōu)秀2.2.4 連接模式與控制模式 輸入/輸出組織通常可以采用程序、中斷、DMA等控制方式來完成總線與外設(shè)之間的數(shù)據(jù)傳輸。 微機(jī)原理及接口技術(shù)CH優(yōu)秀55/81CPU與外設(shè)兩者的信號(hào)不兼容，在信號(hào)類型、

23、功能定義、邏輯定義和時(shí)序關(guān)系上都不一致。如：信號(hào)類型有機(jī)械的、物理的、電信號(hào)等，信號(hào)形式有脈沖、模擬量或數(shù)字量等；兩者的工作速度不匹配，CPU速度高，外設(shè)速度低 ；若不通過接口，而由CPU直接對(duì)外設(shè)的操作實(shí)施控制，就會(huì)使CPU處于窮于應(yīng)付與外設(shè)打交道之中，大大降低CPU的效率； 數(shù)據(jù)傳輸方式不同，有并行、串行之分。它們不能與CPU直接相連,必須經(jīng)過中間電路再與系統(tǒng)相連,這部分電路被稱為I/O接口電路。具體的接口設(shè)計(jì)方法將在第4章詳細(xì)講述 微機(jī)原理及接口技術(shù)CH優(yōu)秀I/O接口的硬件組成與結(jié)構(gòu) CPU外設(shè) 數(shù)據(jù)緩沖/鎖存器狀態(tài)寄存器控制寄存器總線驅(qū)動(dòng)地址譯碼控制邏輯接CPU一側(cè)接外設(shè)一側(cè)DBABC

24、B數(shù)據(jù)信息控制信息狀態(tài)信息有關(guān)端口(PORT)的概念端口外設(shè)的各種信息都是通過系統(tǒng)的DB進(jìn)行交換的；有關(guān)信息交換的概念端口和接口區(qū)別；STR R0，R1微機(jī)原理及接口技術(shù)CH優(yōu)秀2.3 計(jì)算機(jī)互連結(jié)構(gòu)interconnection structure： 指計(jì)算機(jī)系統(tǒng)中連接各子系統(tǒng)的通路集合?？偩€(bus)是使用最普遍的互連結(jié)構(gòu)。總線要素 線路介質(zhì)、總線協(xié)議 （串、并）總線組織 單總線、雙總線、多級(jí)總線 （串、并）總線仲裁 集中式、分布式 （串、并）總線帶寬 （并）總線時(shí)序 同步、異步、半同步 （串、并）串行總線 傳輸方向、傳輸距離、傳輸速率、差錯(cuò)控制、傳輸時(shí)序和格式微機(jī)原理及接口技術(shù)CH優(yōu)秀2

25、.3.1 總線要素一、線路介質(zhì)種類：有線（電纜、光纜）、無線（電磁波）特性： 原始數(shù)據(jù)傳輸率（總線帶寬） 頻率帶寬 傳輸介質(zhì)可用的最高和最低頻率之差 對(duì)噪聲的敏感性 內(nèi)部或外部干擾 對(duì)失真的敏感性 信號(hào)和傳輸介質(zhì)之間的互相作用引起 對(duì)衰減的敏感性 信號(hào)通過傳輸介質(zhì)時(shí)的功率損耗微機(jī)原理及接口技術(shù)CH優(yōu)秀二、總線協(xié)議總線信號(hào) 有效電平、傳輸方向/速率/格式等電氣性能機(jī)械性能總線時(shí)序 規(guī)定通信雙方的聯(lián)絡(luò)方式總線仲裁 規(guī)定解決總線沖突的方式 如接口尺寸、形狀等其它 如差錯(cuò)控制等微機(jī)原理及接口技術(shù)CH優(yōu)秀微機(jī)原理及接口技術(shù)CH優(yōu)秀微機(jī)原理及接口技術(shù)CH優(yōu)秀2.3.2 總線組織一、單總線特點(diǎn)：存儲(chǔ)器和I/

26、O分時(shí)使用同一總線優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單，成本低廉，易于擴(kuò)充缺點(diǎn)：帶寬有限，傳輸率不高（可能造成物理長(zhǎng)度過長(zhǎng)）微機(jī)原理及接口技術(shù)CH優(yōu)秀二、雙總線特點(diǎn)：存儲(chǔ)總線+I/O總線優(yōu)點(diǎn)：提高了總線帶寬和數(shù)據(jù)傳輸速率微機(jī)原理及接口技術(shù)CH優(yōu)秀三、多級(jí)總線特點(diǎn)：高速外設(shè)和低速外設(shè)分開使用不同的總線。優(yōu)點(diǎn)：高效，進(jìn)一步提高系統(tǒng)的傳輸帶寬和數(shù)據(jù)傳輸速率。缺點(diǎn)：復(fù)雜。微機(jī)原理及接口技術(shù)CH優(yōu)秀微機(jī)的典型多級(jí)總線結(jié)構(gòu)微機(jī)原理及接口技術(shù)CH優(yōu)秀以上是按組織方式分為：若按其傳送范圍和應(yīng)用場(chǎng)合：?jiǎn)慰偩€雙總線多級(jí)總線片內(nèi)總線片間總線系統(tǒng)（內(nèi)）總線外部總線微機(jī)原理及接口技術(shù)CH優(yōu)秀外部總線、(系統(tǒng))外總線標(biāo)準(zhǔn)總線，如并口、串口系統(tǒng)

27、總線、(系統(tǒng))內(nèi)總線標(biāo)準(zhǔn)總線，如ISA、PCI片(間)總線三總線形式，即DB、AB、CB片內(nèi)總線一般無具體標(biāo)準(zhǔn)計(jì)算機(jī)系統(tǒng)的四層總線結(jié)構(gòu)運(yùn)算器寄存器控制器CPU存儲(chǔ)芯片I/O芯片主板擴(kuò)展接口板擴(kuò)展接口板計(jì)算機(jī)系統(tǒng)其 他 計(jì)算機(jī)系 統(tǒng)其 他儀 器系 統(tǒng)微機(jī)原理及接口技術(shù)CH優(yōu)秀微機(jī)原理及接口技術(shù)CH優(yōu)秀微機(jī)系統(tǒng)中的系統(tǒng)總線（插板級(jí)總線）屬于標(biāo)準(zhǔn)總線微機(jī)原理及接口技術(shù)CH優(yōu)秀微機(jī)系統(tǒng)中的外總線（通信總線）屬于標(biāo)準(zhǔn)總線微機(jī)原理及接口技術(shù)CH優(yōu)秀芯片(間) 總 線MPURAMROMI/O接口外設(shè)ABDBCB馮諾依曼體系結(jié)構(gòu)一般為非標(biāo)準(zhǔn)總線，三總線形式，即DB、AB、CB微機(jī)原理及接口技術(shù)CH優(yōu)秀片上總線

28、特點(diǎn)簡(jiǎn)單高效 結(jié)構(gòu)簡(jiǎn)單：占用較少的邏輯單元 時(shí)序簡(jiǎn)單：提供較高的速度 接口簡(jiǎn)單：降低IP核連接的復(fù)雜性靈活，具有可復(fù)用性 地址/數(shù)據(jù)寬度可變、互聯(lián)結(jié)構(gòu)可變、仲裁機(jī)制可變功耗低 信號(hào)盡量不變、單向信號(hào)線功耗低、時(shí)序簡(jiǎn)單常用總線標(biāo)準(zhǔn)IBM的CoreConnect、 ARM的AMBA Silicore的Wishbone、 Altera的Avalon典型的SOC片內(nèi)總線微機(jī)原理及接口技術(shù)CH優(yōu)秀總線的幾種分類方法并行總線串行總線按數(shù)據(jù)格式（本質(zhì)）按所處位置(數(shù)據(jù)傳送范圍)按時(shí)序關(guān)系(握手方式)片內(nèi)總線芯片總線（片間總線、元件級(jí)總線）系統(tǒng)內(nèi)總線（插板級(jí)總線）系統(tǒng)外總線（通信總線）非通用總線（與具體芯片有

29、關(guān)）通用標(biāo)準(zhǔn)總線單總線多重總線按組織方式雙總線同步異步半同步同步異步微機(jī)原理及接口技術(shù)CH優(yōu)秀2.3.3 總線仲裁 總線周期一般包括4個(gè)階段：總線請(qǐng)求與仲裁、尋址、傳數(shù)、結(jié)束。其中總線仲裁(arbitration)也稱為總線判決，其目的是合理地控制和管理系統(tǒng)中多個(gè)主設(shè)備的總線請(qǐng)求，以避免總線沖突。分布式(對(duì)等式)仲裁控制邏輯分散在連接于總線上的各個(gè)部件或設(shè)備中協(xié)議復(fù)雜且昂貴，效率高集中式(主從式)仲裁采用專門的控制器或仲裁器總線控制器或仲裁器可以是獨(dú)立的模塊或集成在CPU中協(xié)議簡(jiǎn)單而有效，但總體系統(tǒng)性能較低微機(jī)原理及接口技術(shù)CH優(yōu)秀菊花鏈（串行）總線仲裁特點(diǎn)：各主控模塊共用請(qǐng)求信號(hào)線和忙信號(hào)線

30、，其優(yōu)先級(jí)別由其在鏈?zhǔn)皆试S信號(hào)線上的位置決定；優(yōu)點(diǎn)：具有較好的靈活性和可擴(kuò)充性；缺點(diǎn)：主控模塊數(shù)目較多時(shí)，總線請(qǐng)求響應(yīng)的速度較慢；主控模塊1主控 模塊2主控模塊N允許BG請(qǐng)求BR忙BB總線仲裁器微機(jī)原理及接口技術(shù)CH優(yōu)秀并行仲裁特點(diǎn)：各主控模塊有獨(dú)立的請(qǐng)求信號(hào)線和允許信號(hào)線，其優(yōu)先級(jí)別由總線仲裁器內(nèi)部模塊判定；優(yōu)點(diǎn)：總線請(qǐng)求響應(yīng)的速度快；缺點(diǎn)：擴(kuò)充性較差；主模塊1主模塊2主模塊N允許BG請(qǐng)求BR忙BB總線仲裁器微機(jī)原理及接口技術(shù)CH優(yōu)秀串并行二維仲裁從下一設(shè)備主模塊1主模塊2主模塊3允許BG請(qǐng)求BR忙BB總線仲裁器主模塊4到下一設(shè)備綜合了前兩種仲裁方式的優(yōu)點(diǎn)和缺點(diǎn)。微機(jī)原理及接口技術(shù)CH優(yōu)秀2

31、.3.4 總線帶寬總線帶寬(bus band width) 表示單位時(shí)間內(nèi)總線能傳送的最大數(shù)據(jù)(bit)量，因此可以用“總線位寬數(shù)據(jù)周期數(shù)時(shí)鐘頻率”來表示?？偩€位寬 數(shù)據(jù)信號(hào)線的數(shù)目 總線復(fù)用；成本、串?dāng)_；數(shù)據(jù)周期數(shù) 每個(gè)時(shí)鐘周期內(nèi)傳送數(shù)據(jù)的次數(shù)時(shí)鐘頻率 總線偏離（skew）問題微機(jī)原理及接口技術(shù)CH優(yōu)秀 某32位的數(shù)據(jù)總線，其時(shí)鐘頻率為8.33MHz，該總線的一個(gè)存取周期為3個(gè)時(shí)鐘周期，則總線帶寬為多少？32bit（1/3）*8.33M微機(jī)原理及接口技術(shù)CH優(yōu)秀試題分析： 若某16位數(shù)據(jù)總線的時(shí)鐘頻率為100MHz，且平均每3個(gè)時(shí)鐘完成一次數(shù)據(jù)傳送，則該總線帶寬為 MByte/s。 微機(jī)原理

32、及接口技術(shù)CH優(yōu)秀總線共享技術(shù) 總線復(fù)用 數(shù)據(jù)壓縮、多級(jí)編碼、調(diào)制解調(diào)等方式提高帶寬利用率。微機(jī)原理及接口技術(shù)CH優(yōu)秀2.3.5 總線時(shí)序總線時(shí)序是指總線事件的協(xié)調(diào)方式，以實(shí)現(xiàn)可靠的尋址和數(shù)據(jù)傳送。同步所有設(shè)備都采用一個(gè)統(tǒng)一的時(shí)鐘信號(hào)來協(xié)調(diào)收發(fā)雙方的定時(shí)關(guān)系。異步依靠傳送雙方互相制約的握手(handshake)信號(hào)來實(shí)現(xiàn)定時(shí)控制。半同步具有同步總線的高速度和異步總線的適應(yīng)性時(shí)序：各個(gè)命令信號(hào)必須以嚴(yán)格的時(shí)間先后順序出現(xiàn)， 這種嚴(yán)格的時(shí)間上的先后順序就稱為時(shí)序。微機(jī)原理及接口技術(shù)CH優(yōu)秀同步并行總線時(shí)序一、特點(diǎn)系統(tǒng)使用同一時(shí)鐘信號(hào)控制各模塊完成數(shù)據(jù)傳輸。一般一次讀寫操作可在一個(gè)時(shí)鐘周期內(nèi)完成，時(shí)

33、鐘前、后沿用于指明總線操作周期的開始和結(jié)束。地址、數(shù)據(jù)及讀/寫等控制信號(hào)可在時(shí)鐘沿處改變。二、優(yōu)點(diǎn)三、缺點(diǎn)電路設(shè)計(jì)簡(jiǎn)單，總線帶寬大，數(shù)據(jù)傳輸速率快時(shí)鐘以最慢速設(shè)備為準(zhǔn)，高速設(shè)備性能將受到影響同步時(shí)鐘地址信號(hào)數(shù)據(jù)信號(hào)控制信號(hào)延時(shí)微機(jī)原理及接口技術(shù)CH優(yōu)秀異步并行總線時(shí)序一、特點(diǎn)系統(tǒng)中可以沒有統(tǒng)一的時(shí)鐘源，模塊之間依靠各種聯(lián)絡(luò)（握手）信號(hào)進(jìn)行通信，以確定下一步的動(dòng)作。 二、優(yōu)點(diǎn)三、缺點(diǎn)全互鎖方式可靠性高，適應(yīng)性強(qiáng)控制復(fù)雜，交互的聯(lián)絡(luò)過程會(huì)影響系統(tǒng)工作速度地址信號(hào)數(shù)據(jù)信號(hào)主設(shè)備聯(lián)絡(luò)信號(hào)從設(shè)備聯(lián)絡(luò)信號(hào) 準(zhǔn)備好接收（M發(fā)送地址信號(hào)）已收到數(shù)據(jù)（M撤銷地址信號(hào)）完成一次傳送（S撤銷數(shù)據(jù)信號(hào)）已送出數(shù)據(jù)（S

34、發(fā)送數(shù)據(jù)信號(hào)）微機(jī)原理及接口技術(shù)CH優(yōu)秀一、特點(diǎn) 同時(shí)使用主模塊的時(shí)鐘信號(hào)和從模塊的聯(lián)絡(luò)信號(hào)二、優(yōu)點(diǎn)半同步并行總線時(shí)序兼有同步總線的速度和異步總線的可靠性與適應(yīng)性Ready信號(hào)可作為慢速設(shè)備的異步聯(lián)絡(luò)信號(hào)CLK信號(hào)作為快速設(shè)備的同步時(shí)鐘信號(hào)從此時(shí)開始送數(shù)到總線上但此時(shí)才開始讀微機(jī)原理及接口技術(shù)CH優(yōu)秀2.3.6 串行總線 高速串行總線體現(xiàn)了成功的網(wǎng)絡(luò)通信技術(shù)向計(jì)算機(jī)體系結(jié)構(gòu)的滲入：差分信號(hào)傳輸、數(shù)據(jù)包、點(diǎn)對(duì)點(diǎn)傳輸方向 單工、 半雙工、雙工、多工傳輸距離 基波、載波傳輸速率 比特率、波特率差錯(cuò)控制 ARQ、FEC、HEC傳輸時(shí)序 同步、異步微機(jī)原理及接口技術(shù)CH優(yōu)秀串行數(shù)據(jù)的傳輸方向發(fā)送器A接收

35、器B單工方式發(fā)送器A發(fā)送器B半雙工方式接收器接收器發(fā)送器A接收器B雙工方式接收器發(fā)送器12n復(fù)用器復(fù)用器12n多工方式TDM、FDM等微機(jī)原理及接口技術(shù)CH優(yōu)秀串行數(shù)據(jù)的調(diào)制解調(diào) 串行數(shù)據(jù)在基波傳送方式下（指信號(hào)按原樣傳輸），通常只能傳輸幾十米至幾百米，并且傳輸速率越大，傳輸距離越短。 為提高串行數(shù)據(jù)的傳輸速率和傳送距離，我們通常采用載波傳送（利用調(diào)制解調(diào)技術(shù)將信號(hào)加在高頻載波上再進(jìn)行傳輸）。 如：可將數(shù)字信號(hào)利用MODEM調(diào)制到300 3300Hz頻段以利用公用電話線進(jìn)行傳輸。 常用的調(diào)制解調(diào)方法包括頻移鍵控FSK、幅移鍵控ASK、相移鍵控PSK等方式。串行接口MODEMMODEM計(jì)算機(jī)串行

36、接口計(jì)算機(jī)串行接口微機(jī)原理及接口技術(shù)CH優(yōu)秀串行數(shù)據(jù)的傳輸速率 并行數(shù)據(jù)的傳送速率可用總線帶寬（MB/s）來表示，而串行數(shù)據(jù)的傳送速率可以有兩種表示方式：比特率（ bits/s）波特率（baut/s ） 波特率是描述了硬件性能，它與比特率的關(guān)系是：基波傳送方式下載波傳送方式下 如某相位調(diào)制系統(tǒng)中可能發(fā)送的相位狀態(tài)有0（代表數(shù)據(jù)“00”）、/2（代表數(shù)據(jù)“01”）、（代表數(shù)據(jù)“10”）、3/2（代表數(shù)據(jù)“11”）四種，則通信線路的相位狀態(tài)每改變一次將送出兩位數(shù)據(jù)，這時(shí)比特率2波特率。 常用的標(biāo)準(zhǔn)波特率包括110、300、1200、2400、4800、9600、19200波特等。通信線路狀態(tài)改變一

37、次即送出一位數(shù)據(jù)，這時(shí)比特率波特率通信線路狀態(tài)改變一次可能送出n位數(shù)據(jù)，這時(shí)比特率n波特率系統(tǒng)單位時(shí)間內(nèi)傳送有效二進(jìn)制數(shù)據(jù)的位數(shù)通信線路上基本電信號(hào)狀態(tài)的變化頻率微機(jī)原理及接口技術(shù)CH優(yōu)秀串行數(shù)據(jù)的差錯(cuò)控制 在串行數(shù)據(jù)長(zhǎng)距離的傳送過程中，很容易由于突發(fā)性干擾（電氣干擾、天電干擾等）而引起誤碼，所以差錯(cuò)控制能力是衡量串行通信系統(tǒng)性能的一個(gè)重要指標(biāo)。差錯(cuò)控制通常包括兩方面的內(nèi)容： 檢錯(cuò)： 糾錯(cuò)：如何發(fā)現(xiàn)傳輸中的錯(cuò)誤發(fā)現(xiàn)錯(cuò)誤后,如何消除和糾正錯(cuò)誤常用差錯(cuò)控制方式：檢錯(cuò)重發(fā)ARQ前向糾錯(cuò)FEC混合糾錯(cuò)HEC奇偶校驗(yàn)CRC校驗(yàn)1010110校驗(yàn)位校驗(yàn)位r位信息位k位微機(jī)原理及接口技術(shù)CH優(yōu)秀試題分析：2

38、009期末 若下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，那么采用偶校驗(yàn)的字符碼是( )。A、11001011 B、C、11000001 D、微機(jī)原理及接口技術(shù)CH優(yōu)秀同步串行通信同步串行通信以數(shù)據(jù)塊為基本單位，傳輸時(shí)字節(jié)與字節(jié)之間、位與位之間都需要嚴(yán)格同步，因此收發(fā)雙方需要使用（傳送）同一時(shí)鐘信號(hào)。 收/發(fā)時(shí)鐘頻率波特率。同步串行通信通常采用CRC校驗(yàn)方法進(jìn)行數(shù)據(jù)的檢錯(cuò)和糾錯(cuò)。微機(jī)原理及接口技術(shù)CH優(yōu)秀同步串行通信的數(shù)據(jù)格式可能有以下幾種。但都必須首先確定傳送的起始位置（用同步字符或同步標(biāo)志或采用硬件同步信號(hào)），然后傳送準(zhǔn)備好的信息數(shù)據(jù)，最后發(fā)送校驗(yàn)字符。同步字符 數(shù)據(jù)1 數(shù)據(jù)n CRC字符1

39、 CRC字符2（a） 單同步數(shù)據(jù)格式同步字符1 同步字符2 數(shù)據(jù)1 數(shù)據(jù)n CRC字符1 CRC字符2（b） 雙同步數(shù)據(jù)格式數(shù)據(jù)1 數(shù)據(jù)n CRC字符1 CRC字符2（c） 外同步數(shù)據(jù)格式標(biāo)志地址控制數(shù)據(jù)1 數(shù)據(jù)nCRC字符1CRC字符2 （d） SDLC/HDLC數(shù)據(jù)格式微機(jī)原理及接口技術(shù)CH優(yōu)秀T異步串行通信異步串行通信以字符為基本單位，傳輸時(shí)字節(jié)與字節(jié)之間無時(shí)序關(guān)系，但字節(jié)內(nèi)各位按固定時(shí)序和順序傳送。收發(fā)雙方只需保證接收時(shí)鐘和發(fā)送時(shí)鐘在誤差范圍內(nèi)同頻率，而無需使用（傳送）同一時(shí)鐘源。收發(fā)雙方的本地時(shí)鐘波特率因子n波特率 n（16、32、64等）的使用有利于提高準(zhǔn)確度n16時(shí)起始位數(shù)據(jù)位b

40、0 接收方檢測(cè)到低電平 連續(xù)檢測(cè)到8次低電平后確認(rèn)收到起始位 收到起始位后每隔16個(gè)時(shí)鐘脈沖T對(duì)數(shù)據(jù)線采樣1次，以確?？梢栽诜€(wěn)定狀態(tài)接收到該bit數(shù)據(jù)8T16T16T微機(jī)原理及接口技術(shù)CH優(yōu)秀異步串行通信傳送的數(shù)據(jù)格式可如下定義：首先傳送1位起始位，再?gòu)淖畹臀唬╞0）開始傳送7位信息位，然后是1位奇偶校驗(yàn)位，最后是1位（或1.5位、2位）停止位。如采用偶校驗(yàn)、一位停止位時(shí)傳送數(shù)據(jù)53H時(shí)的波形可能的錯(cuò)誤類型：奇偶校驗(yàn)錯(cuò)，幀格式錯(cuò)，溢出錯(cuò)停止位校驗(yàn)位D6D5D4D3D2D1D0起始位1010100110微機(jī)原理及接口技術(shù)CH優(yōu)秀 下圖所示為串行異步通信中傳送某字符的基波波形。該字符所傳送的數(shù)據(jù)值

41、為（ ）H；采用的是（ ）（奇或偶）校驗(yàn)。 試題分析：2009期中 補(bǔ)充：當(dāng)波特率為4800時(shí)，最大傳輸速率是（）字符/秒 ？微機(jī)原理及接口技術(shù)CH優(yōu)秀異步串行通信與同步串行通信的比較 同步通信中除數(shù)據(jù)外還必須傳送時(shí)鐘，系統(tǒng)較復(fù)雜 同步通信中附加的信息量少，傳送效率較高； （同步通信中每個(gè)數(shù)據(jù)塊會(huì)增加一些冗余信息，而異步通信中每個(gè)字符都會(huì)有一些附加信息位。） 同步通信每次傳送一個(gè)數(shù)據(jù)塊，塊中各字符間不允許有間隔 （如遇上有字符未準(zhǔn)備好的情況應(yīng)填入同步字符）；而異步通信每次傳送一個(gè)字符，字符間間隔任意； 因此，同步串行通信適合較快地傳送大批數(shù)據(jù)的場(chǎng)合，一般用于網(wǎng)絡(luò)通信中； 異步串行通信適合較慢地傳送間斷性的數(shù)據(jù)，一般用于點(diǎn)對(duì)點(diǎn)通信中。微機(jī)原理及接口技術(shù)CH優(yōu)秀串行數(shù)據(jù)的格式及含義一些串行總線（接口）標(biāo)準(zhǔn)只約定實(shí)現(xiàn)信息傳輸?shù)幕痉椒ǎ鴮?duì)被傳輸信息的格式及含義不作規(guī)定，這