[研究生入學(xué)考試]計算機(jī)組成原理大綱解析3-4課件

1、計算機(jī)組成原理考研復(fù)習(xí)第三章 存儲器層次結(jié)構(gòu) 考點分析： 存儲器層次結(jié)構(gòu)是組成原理這門課的重點，大家在復(fù)習(xí)這一章的時候要注意Cache-主存-外存的層次結(jié)構(gòu)，對比Cache-主存和虛擬存儲器的相關(guān)思想、原理和方法。 本章是綜合應(yīng)用題?？键c，典型的考題包括Cache的三種不同映像方式的相關(guān)計算，主存芯片的字?jǐn)U展和位擴(kuò)展方案設(shè)計以及虛存相關(guān)地址轉(zhuǎn)換的內(nèi)容。（一） 存儲器的分類 （二） 存儲器的層次化結(jié)構(gòu) （三） 半導(dǎo)體隨機(jī)存取存儲器 1. SRAM 存儲器的工作原理 2. DRAM 存儲器的工作原理 3. 只讀存儲器 （四） 主存儲器與 CPU 的連接 （五） 雙口 RAM 和多模塊存儲器 （六）

2、 高速緩沖存儲器（Cache） 1. 程序訪問的局部性原理 1. Cache 的基本工作原理 2. Cache 和主存之間的映射方式 3. Cache 中主存塊的替換算法 4. Cache 寫策略 （七） 虛擬存儲器 存儲器的分類（識記）包括各種不同的分類方式，不同存儲器的對比識記存儲器的層次化結(jié)構(gòu)（理解） 理解Cache-主存-外存的層次結(jié)構(gòu)設(shè)計的原理和目的理解半導(dǎo)體存儲器磁表面存儲器存儲器分類按存儲介質(zhì)分 隨機(jī)存儲器順序存儲器按存取方式分 只讀存儲器ROM隨機(jī)讀寫存儲器RAM按存儲內(nèi)容可變性分 易失性存儲器非易失性存儲器按信息易失性分 主存儲器輔助存儲器高速緩沖存儲器控制存儲器按在計算機(jī)系

3、統(tǒng)中的作用分 高速緩沖存儲器：高速小容量半導(dǎo)體存儲器存放計算機(jī)運(yùn)行期間的大量程序和數(shù)據(jù)內(nèi)存：CPU可直接訪問的存儲器外存：大容量輔助存儲器。用來存放系統(tǒng)程序和大型數(shù)據(jù)文件及數(shù)據(jù)庫。存儲器的分級結(jié)構(gòu)半導(dǎo)體隨機(jī)存取存儲器SRAM存儲器的工作原理 DRAM存儲器的工作原理 注意DRAM刷新相關(guān)問題，以及SRAM和DRAM的對比（斷電后不能保存信息；SRAM存取速度快，但容量不如DRAM大。）只讀存儲器 知道有PROM、EPROM、EEPROM、Flash Memory 等不同種類的ROM主存與CPU的連接（熟練掌握）這是解決主存擴(kuò)展問題的基礎(chǔ) 地址線的連接； 數(shù)據(jù)線的連接； 控制線的連接?！纠?】C

4、PU的地址總線16根(A15A0，A0為低位)，雙向數(shù)據(jù)總線8根(D7D0)，控制總線中與主存有關(guān)的信號有MREQ(允許訪存， 低電平有效)，R/W(高電平為讀命令，低電平為寫命令)。主存地址空間分配如下：08191為系統(tǒng)程序區(qū)，由只讀存儲芯片組成；819232767為用戶程序區(qū)；最后(最大地址)2K地址空間為系統(tǒng)程序工作區(qū)。上述地址為十進(jìn)制，按字節(jié)編址?，F(xiàn)有如下存儲器芯片：EPROM：8K8位(控制端僅有CS)；SRAM：16K1位，2K8位，4K8位，8K8位。請從上述芯片中選擇適當(dāng)芯片設(shè)計該計算機(jī)主存儲器，畫出主存儲器邏輯框圖，注意畫出選片邏輯(可選用門電路及38譯碼器74LS138)與

5、CPU 的連接，說明選哪些存儲器芯片，選多少片。8K(EPROM)24K(SRAM)30K(空)2K (SRAM )081918192327676348765535主存容量：2168位64KB選用芯片： EPROM：8K8位芯片1片SRAM：8K8位芯片3片， 2K8位芯片1片。需要用到3：8譯碼器的5個輸出端，且對最后的2K8位芯片另需加門電路譯碼。輸入輸 出CBAY0Y1Y2Y3Y4Y5Y6Y700001111111001101111110101101111101111101111100111101111011111101111011111101111111111108K(EPROM)24

6、K(SRAM)30K(空)2K (SRAM )3:8譯碼器Y0Y1Y2Y3Y4Y5Y7Y6ABC芯片A15A14 A13 A12 A0EPROM 8K 0 0 0 0000000000000 0 0 0 1111111111111SRAM8K 0 0 1 0000000000000 0 0 1 1111111111111SRAM 8K 0 1 0 0000000000000 0 1 0 1111111111111SRAM 8K 0 1 1 0000000000000 0 1 1 1111111111111 1 0 0 0000000000000 1 1 1 1011111111111SRAM

7、2K 1 1 1 1100000000000 1 1 1 1111111111111CSCPU74LS138D0D7R/WA0A10A11A12A13A15A14EPROM8KBD0D7A0A12CSSRAM8KBD0D7A0A12CSSRAM8KBD0D7A0A12CSSRAM8KBD0D7A0A12CSSRAM2KBD0D7A0A10R/WR/WY0Y1Y2Y3Y4Y5Y7Y6ABCMREQ（五） 雙口 RAM 和多模塊存儲器雙端口存儲器和多模塊交叉存儲器屬于并行存儲器。前者采用空間并行技術(shù)，后者采用時間并行技術(shù)。t字 模塊W4 M0W3 M3W2 M2W1 M1W0 M0T 交叉存儲器連

8、續(xù)讀取n個字所需的時間為： t1=T+(n-1)順序方式連續(xù)讀取n個字所需時間為： t2=nTCache的基本工作原理 Cache和主存之間的映射方式 不同映射方式的對比，以及相關(guān)的計算Cache中主存塊的替換算法 理解不同的替換算法的思想 Cache寫策略 了解寫直達(dá)和回寫的原理和目的 高速緩沖存儲器（Cache）（掌握 ） cache的基本原理 解決CPU和主存之間速度不匹配的問題CPU與cache之間的數(shù)據(jù)交換以字為單位Cache與主存間的數(shù)據(jù)傳送以數(shù)據(jù)塊為單位Cache的相關(guān)計算命中率（Hit Rate）：h=NcNc +Nm cache/主存系統(tǒng)的平均訪問時間ta： ta=htc+(

9、1-h)tm tc命中時的cache訪問時間 tm未命中時的主存訪問時間h命中率Nccache完成存取的總次數(shù)Nm主存完成存取的總次數(shù)設(shè)r=tm/tc表示主存慢于cache的倍率，e表示訪問效率tce=ta=tchtc+ (1-h)tm=1r+ (1-r)h主存與Cache的地址映射全相聯(lián)映射(fully associative mapping)可以將一個主存塊存儲到任意一個Cache行直接映射(direct mapping)將一個主存塊存儲到唯一的一個Cache行組相聯(lián)映射(set associative mapping)可以將一個主存塊存儲到唯一的一個Cache組中任意一個行全相聯(lián)映射全相

10、聯(lián)映射的檢索過程直接映射直接映射的檢索過程組相聯(lián)映射組相聯(lián)映射的檢索過程Cache中主存塊的替換算法全相聯(lián)和組相聯(lián)，需要選擇替換策略（算法）思想 優(yōu)點 缺點 隨機(jī)算法RAND 用軟的或硬的隨機(jī)數(shù)產(chǎn)生器產(chǎn)生上層中要被替換的頁號 簡單、易于實現(xiàn) 沒有利用上層存儲器使用的歷史信息，沒有反映等程序局部性，命中率低。 先進(jìn)先出FIFO 選擇最早裝入上層的頁作為被替換的頁 實現(xiàn)方便，利用了主存歷史的信息 不能正確反映程序局部性原理，命中率不高，可能出現(xiàn)一種異常現(xiàn)象。 近期最少使用法LRU 選擇近期最少訪問的頁作為被替換的頁 比較正確反映程序局部性，利用訪存的歷史信息，命中率較高 實現(xiàn)較復(fù)雜 優(yōu)化替換算法O

11、PT 將未來近期不用的頁換出去 命中率最高，可作為衡量其他替換算法的標(biāo)準(zhǔn) 不現(xiàn)實，只是一種理想算法 cache的寫操作策略寫入策略解決主存內(nèi)容的更新問題，保持正確寫回法(write back) 只寫入Cache，在被替換時才寫回主存全寫法(write through) 寫入Cache的同時也寫入主存寫一次法 寫命中與寫未命中的處理方法與寫回法基本相同，只是第一次寫命中時要同時寫入主存虛擬存儲器的基本概念 頁式虛擬存儲器 段式虛擬存儲器 段頁式虛擬存儲器 TLB（快表） 虛擬存儲器（掌握）虛擬存儲器的基本概念 虛擬存儲器：在主存-外存層次間借助于磁盤輔助存儲器實現(xiàn)以透明方式提供給用戶作用： 擴(kuò)大

12、主存容量，提高輔存訪問速度，有效管理存儲系統(tǒng)虛擬存儲器的基本概念虛存機(jī)制要解決的關(guān)鍵問題(1) 調(diào)度問題：決定哪些程序和數(shù)據(jù)應(yīng)被調(diào)入主存。(2) 地址映射問題：在訪問主存時把虛地址變?yōu)橹鞔嫖锢淼刂罚▋?nèi)地址變換）；在訪問輔存時把虛地址變成輔存的物理地址（外地址變換），以便換頁。(3) 替換問題：決定哪些程序和數(shù)據(jù)應(yīng)被調(diào)出主存。(4) 更新問題：確保主存與輔存的一致性。 主存-外存層次的基本信息傳送單位段：按程序邏輯劃分為可變長的塊，稱為段頁：機(jī)械地劃分為大小相同的塊，稱為頁面段頁：程序按模塊分段，段內(nèi)分頁虛擬存儲器的管理段式管理： 把主存按段分配的存儲管理方式頁式管理： 以定長頁面進(jìn)行存儲管理的

13、方式段頁式管理： 分段和分頁相結(jié)合頁式虛擬存儲器頁面基地址邏輯頁號 頁內(nèi)行地址物理頁號 頁內(nèi)行地址頁表基址寄存器虛存地址實存地址+頁表(在主存中)控制位 主存頁面號頁式管理的地址變換：用頁表快表與慢表為避免頁表已保存或已調(diào)入主存時對主存訪問次數(shù)的增多, 把頁表的最活躍部分存放在高速存儲器中組成快表。轉(zhuǎn)換后援緩沖器TLB：專用于頁表緩存的高速存儲部件段式虛擬存儲器在段式虛擬存儲系統(tǒng)中，段是按照程序的邏輯結(jié)構(gòu)劃分的，各個段的長度因程序而異。虛擬地址由段號和段內(nèi)地址組成,為了把虛擬地址變換成實主存地址，需要一個段表。 段表的表項至少包含下面三個字段： (1) 有效位：指明該段是否已經(jīng)調(diào)入實存。 (2

14、) 段起址：指明該段在實存中的首地址。 (3) 段長：記錄該段的實際長度。段式管理的地址變換：用段表段表基地址段號 段內(nèi)地址 主存地址 段表基址寄存器虛存地址實存地址+段表(在主存中)+段起址裝入位段長段號段頁式虛擬存儲器段頁式虛擬存儲器是段式虛擬存儲器和頁式虛擬存儲器的結(jié)合。它把程序按邏輯單位分段以后，再把每段分成固定大小的頁。虛擬地址格式如下： 基號段號段內(nèi)頁號頁內(nèi)地址指示哪個基址寄存器，從中取出段表的起始地址由段號，從段表中取出頁表起始地址由頁號，從頁表中取出物理頁號第四章 指令系統(tǒng)考點分析： 指令系統(tǒng)歷來都是考試的?？键c，這一章相對簡單，要拿高分就要確保這章相關(guān)考點的分?jǐn)?shù)。 指令系統(tǒng)指

15、令格式（熟練掌握 ） 指令的基本格式 定長操作碼指令格式 擴(kuò)展操作碼指令格式 定長操作碼和擴(kuò)展操作碼優(yōu)缺點的對比，采用擴(kuò)展操作碼方式指令數(shù)目的計算以及設(shè)計 一、指令的一般格式 操作碼字段 地址碼字段1. 操作碼反映機(jī)器做什么操作(1) 長度固定(2) 長度可變用于指令字長較長的情況，RISC如 IBM 370操作碼 8 位操作碼分散在指令字的不同字段中(3) 擴(kuò)展操作碼技術(shù)操作碼的位數(shù)隨地址數(shù)的減少而增加OP A1 A2 A3000000011110A1A1A1A2A2A2A3A3A3A2A2A2A3A3A31111111111110000000111101111111111111111111

16、11111111111111111000000011111111111111111111111111111A3A3A30000000111104 位操作碼8 位操作碼12 位操作碼16 位操作碼最多15條三地址指令最多15條二地址指令最多15條一地址指令16條零地址指令(3) 擴(kuò)展操作碼技術(shù)操作碼的位數(shù)隨地址數(shù)的減少而增加OP A1 A2 A3000000011110A1A1A1A2A2A2A3A3A3A2A2A2A3A3A31111111111110000000111101111111111111111111111111111111111110000000111111111111111111

17、11111111111A3A3A30000000111104 位操作碼8 位操作碼12 位操作碼16 位操作碼三地址指令操作碼每減少一種可多構(gòu)成24 種二地址指令二地址指令操作碼每減少一種可多構(gòu)成24 種一地址指令練習(xí)已知指令字長為16位，每個地址碼為4位，采用擴(kuò)展操作碼的方式，設(shè)計15條三地址指令，15條二地址指令，15條一地址指令，16條零地址指令，畫出擴(kuò)展圖OP A1 A2 A3000000011110A1A1A1A2A2A2A3A3A3A2A2A2A3A3A31111111111110000000111101111111111111111111111111111111111110000

18、00011111111111111111111111111111A3A3A30000000111104 位操作碼8 位操作碼12 位操作碼16 位操作碼例：設(shè)機(jī)器指令字長為16位，指令中地址字段的長度為4位，共有11條三地址指令，72條二地址指令，64條零地址指令。問最多還能規(guī)定多少條單地址指令？ 解：三地址指令的地址字段共需12位，所以可有4位操作碼，可規(guī)定16條三地址指令。現(xiàn)有11條三地址指令，所以還有16115個編碼用于二地址指令。二地址指令的地址字段共需8位，可有8位操作碼，去掉三地址指令用掉的操作碼，可規(guī)定51680條二地址指令?，F(xiàn)有72條二地址指令，所以還有80728個編碼用于單地

19、址指令。單地址指令的地址字段共需4位，可有12位操作碼，去掉二、三地址指令用掉的操作碼，可規(guī)定816128條單地址指令。由于要求有64條零地址指令，而4位操作碼只能提供16條指令，所以需要由單地址指令提供64/164個操作碼編碼，因此還能規(guī)定1284124條單地址指令。 練習(xí)指令系統(tǒng)指令字長為16位，具體雙操作數(shù)、單操數(shù)和無操作數(shù)三種指令格式，每個操作數(shù)地址規(guī)定用6位表示，現(xiàn)要求設(shè)計14條雙操作數(shù)指令、 100條單操作數(shù)指令和100條無操作數(shù)指令，畫出擴(kuò)展圖。OP A1 A2000000011101A1A1A1A2A2A2A2A2A2111011101111000000000001100011雙操作數(shù)單操作數(shù)無操作數(shù)000000000001100011111111111111100100100100100101指令系統(tǒng)指令的尋址方式（掌握） 有效地址的概念 數(shù)據(jù)尋址和指令尋址 常見尋址方式 要注意不同尋址方式的對比，掌握每種方式的尋址過程 指