模擬電路與數(shù)字電路第6章-門電路課件

1、第6章 門電路6.1概述6.2分立元件門電路6.3TTL集成門電路6.4CMOS門電路6.5集成電路使用知識簡介6.1概述 能夠?qū)崿F(xiàn)基本和常用邏輯運(yùn)算的電路稱為邏輯門電路，簡稱門電路。 門電路的種類繁多，與上一章所介紹的基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算相對應(yīng)的門電路分別稱為與門、或門、非門、與非門、或非門、與或非門、異或門、同或門電路。 在邏輯代數(shù)中，邏輯變量的取值不是“0”，就是“1”，這種二值邏輯的狀態(tài)可以用電路所處的高、低電平狀態(tài)來表示，獲得高、低輸出電平的原理電路如圖6-1所示。圖6-1輸出高低電平信號的原理電路 由模擬電路的知識可知，二極管、三極管或MOS管的工作狀態(tài)受偏置電壓控制，若將輸

2、入的高、低電平信號作為晶體管器件的偏置電壓，則圖6-1所示電路中的開關(guān)SA就可由二極管、三極管或MOS管組成。 因?yàn)樵趯?shí)際電路中，可以用高電平表示“1”，也可以用高電平來表示“0”。 由第4章的知識可知，高、低電平的這種表示方法分別稱為正邏輯和負(fù)邏輯，正邏輯和負(fù)邏輯的工作波形圖如圖6-2所示。圖6-2正邏輯和負(fù)邏輯的波形圖 門電路的種類繁多，用分立元件組成的門電路稱為分立元件門電路，由集成電路組成的門電路稱為集成門電路，集成門電路有小規(guī)模（SSI）、中規(guī)模（MSI）、大規(guī)模（LSI）和超大規(guī)模（VLSI）之分。 由三極管組成的集成電路稱為TTL門電路，由場效應(yīng)管組成的集成電路稱為CMOS門電路

3、。6.2分立元件門電路6.2.1二極管與門電路6.2.2二極管或門電路6.2.3三極管非門電路6.2.1二極管與門電路1. 電路的組成 利用二極管的單向?qū)щ娦钥梢越M成二極管與門電路。 二極管與門電路的組成如圖6-3（a）所示，圖6-3（b）所示為與門電路的符號。圖6-3二極管與門電路表6-1圖6-3電路的真值表 設(shè)電路的工作電壓VCC=5V，并設(shè)“1”表示高電平信號，“0”表示低電平信號。 描述輸出信號與輸入信號之間邏輯關(guān)系的真值表如表6-1所示。 由表6-1可見，圖6-3所示電路輸出信號與輸入信號之間的邏輯關(guān)系是：有“0”出“0”，全“1”出“1”，即與邏輯關(guān)系。 2. 工作原理6.2.2二

4、極管或門電路1. 電路的組成 二極管或門電路也是利用二極管的單向?qū)щ娦詠斫M成的。 二極管或門電路的組成如圖6-4（a）所示，圖6-4（b）所示為或門電路的符號。 描述輸出信號與輸入信號之間邏輯關(guān)系的真值表如表6-2所示。 由表6-2可見，圖6-4所示電路輸出信號與輸入信號之間的邏輯關(guān)系是：有“1”出“1”，全“0”出“0”，即或的邏輯關(guān)系。 圖6-4所示的或門電路同樣存在輸出電平偏移的問題。 2. 工作原理表6-2 圖6-4電路的真值表圖6-4二極管或門電路6.2.3三極管非門電路1. 電路的組成 模擬電路中的三極管主要起放大作用，所以，模擬電路中的三極管都工作在放大區(qū)。 在數(shù)字電路中，三極管

5、主要起開關(guān)的作用。 三極管非門電路的組成如圖6-5（a）所示，圖（b）所示為非門電路的符號。圖6-5三極管非門電路 設(shè)電路的工作電壓VCC=5V。 由表6-3可見，圖6-5所示電路輸出信號與輸入信號之間的邏輯關(guān)系是：輸出為輸入的非。 若將圖6-5所示電路中的三極管換成場效應(yīng)管，并將偏置電阻RB去掉，即可組成場效應(yīng)管非門電路，如圖6-6所示。 對三極管非門電路進(jìn)行工作點(diǎn)電壓計(jì)算的方法與模擬電路所介紹的方法相同，下面舉一個計(jì)算三極管非門電路工作點(diǎn)的例子。 2. 工作原理圖6-6用MOS管組成的非門電路表6-3圖6-5電路的真值表 【例6-1】在圖6-5（a）所示電路中，若VCC=+5V， VEE=

6、8V，RC=1k，RB1=3.3k，RB2=10k，三極管電流放大系數(shù)=20，飽和壓降VCES=0.3V，輸入的高、低電平分別為VIH=5V， VIL=0V，試計(jì)算輸入高、低電平時(shí)對應(yīng)的輸出電平，并說明電路參數(shù)的設(shè)計(jì)是否合理。 解對于圖6-5（a）所示的電路，當(dāng)輸入VA=VIL=0V時(shí)，先假設(shè)三極管截止，則IB=0，于是 即發(fā)射級反偏，故三極管截止的假設(shè)成立，則IC=0VY=VCC=5V。 當(dāng)VA=VIH=+5V時(shí)，先假定三極管處在飽和導(dǎo)通的狀態(tài)，則有VBE=0.7V，VCES=0.3V。因三極管的臨界飽和電流為 設(shè)流過RB1、RB2的電流分別為I1和I2，現(xiàn)實(shí)際的基極電流IB為 可見IBIB

7、ES，三極管飽和的假設(shè)成立，則VY=VCES=0.3V。 因此，電路參數(shù)的設(shè)計(jì)是合理的。 6.3TTL集成門電路6.3.1TTL非門電路6.3.2TTL與非門及或非門電路6.3.3集電極開路的門電路（OC門）6.3.4三態(tài)門電路（TS門）6.3.1TTL非門電路1. 電路的組成 非門電路是TTL集成門電路中結(jié)構(gòu)最簡單的一種電路，因非門電路的輸出與輸入反相，所以非門電路又稱為反相器，典型的TTL反相器電路如圖6-7所示。 圖6-7TTL非門電路2. 電路的工作原理3. TTL非門的技術(shù)參數(shù) 描述非門電路輸出電壓隨輸入電壓變化關(guān)系的函數(shù)曲線稱為電壓傳輸特性曲線，即VO=f(V1) （6-1） 該函

8、數(shù)的曲線如圖6-8所示。（1） 電壓傳輸特性曲線圖6-8TTL門電路電壓傳輸特性曲線 由圖6-8可見，當(dāng)輸入信號偏離正常的低電平電壓（0.2V）時(shí)，輸出電壓并不立刻改變。 圖6-9所示為噪聲容限定義的示意圖。（2） 輸入端噪聲容限圖6-9噪聲容限圖解 門電路輸出端最多所能夠帶的同類門電路數(shù)稱為門電路的扇出系數(shù)，門電路帶負(fù)載的電路如圖6-10所示。 （3） 門電路的扇出系數(shù)圖6-10門電路帶負(fù)載的情況 在TTL門電路中，由于二極管和三極管從截止變導(dǎo)通或從導(dǎo)通變截止都需要一定的時(shí)間，且二極管、三極管內(nèi)部的結(jié)電容對輸入信號波形的傳輸也有影響。 在門電路的輸入端加理想的矩形脈沖信號，門電路輸出信號的波

9、形不僅要比輸入信號滯后，而且，波形的上升沿和下降沿也將變壞。 門電路輸入信號波形和輸出信號波形的示意圖如圖6-11所示。 4. TTL門電路的傳輸延遲時(shí)間圖6-11TTL門電路傳輸延遲時(shí)間6.3.2TTL與非門及或非門電路1. 與非門電路 TTL非門電路只有一個輸入端，而TTL與非門電路至少有兩個輸入端。 在TTL非門電路內(nèi)部三極管VT1的發(fā)射結(jié)旁再制作一個發(fā)射結(jié)，即可組成二輸入端TTL與非門電路，其電路的組成如圖6-12所示。圖6-12TTL與非門電路 當(dāng)任一輸入端為低電平時(shí)，VT1的發(fā)射結(jié)將正向偏置而導(dǎo)通，其基極電壓0.9V。 VT2、VT4都截止，輸出為高電平。 只有當(dāng)全部輸入端為高電平

10、時(shí)，VT1將轉(zhuǎn)入倒置放大狀態(tài)，VT2、VT4都飽和導(dǎo)通，輸出為低電平。 TTL或非門電路的組成如圖6-13所示。 2. 或非門電路圖6-13TTL或非門電路【例6-2】判斷如圖6-14所示電路的邏輯關(guān)系。 圖6-14例6-2圖 解A、B同時(shí)輸入為高電平信號時(shí)，VT6、VT9導(dǎo)通，VT8截止，輸出為低電平。 當(dāng)A、B同時(shí)輸入為低電平信號時(shí)，VT4和VT5同時(shí)截止，VT7、VT9導(dǎo)通，VT8截止，輸出也為低電平。 當(dāng)A、B輸入不同時(shí)（如一個為高電平，另一個為低電平），VT1飽和導(dǎo)通，VT6截止。并且由于A、B中必有一個是高電平，則使VT4和VT5有一個導(dǎo)通，從而使VT7截止。 因?yàn)閂T6、VT7都

11、截止，使VT8導(dǎo)通，VT9截止，輸出為高電平。 由此看出，圖6-14所示電路具有異或門的邏輯關(guān)系。 6.3.3集電極開路的門電路（OC門）1. 電路的組成 在用門電路組成各種類型的邏輯電路時(shí)，如果可以將兩個或兩個以上的門電路輸出端直接并聯(lián)使用，可能對簡化電路有很大的幫助。 但前面所介紹的門電路，若輸出端直接并聯(lián)使用，在出現(xiàn)第一個門電路的輸出為高電平，第二個門電路的輸出為低電平的情況時(shí)，兩個門電路的輸出電路上將有可能流過如圖6-15所示的很大電流IS流過。 該電流有可能使門電路的輸出級因過流而損壞。 由此可得，推挽輸出的門電路輸出級不能并聯(lián)使用。 集電極開路門電路的組成如圖6-16（a）所示，圖

12、6-16（b）所示為集電極開路門的符號。 圖6-15門電路輸出端并聯(lián)時(shí)可能出現(xiàn)的電流流向圖6-16集電極開路門電路 OC門電路因輸出級三極管VT4的集電極開路，所以O(shè)C門電路的輸出端可以并聯(lián)使用。 由圖6-16可見，因三極管T4的集電極開路，門電路輸出的高電平信號必須通過如圖6-17所示的外接負(fù)載電阻R和電源VCC來提供。2. 線與電路圖6-17線與電路 在圖6-17中，若將兩個門電路的輸出信號Y1、Y2當(dāng)作并聯(lián)電路的輸入信號，并聯(lián)后的輸出電壓Y當(dāng)作輸出信號，則輸入信號與輸出信號的邏輯關(guān)系如表6-4所示。 圖6-17所示的線與電路輸出與輸入的邏輯關(guān)系為 表6-4圖6-17電路的真值表圖6-18

13、計(jì)算上拉電阻的電路 在圖6-18所示的電路中，上拉電阻R的計(jì)算要分高電平輸出和低電平輸出兩種情況來考慮。圖6-19例6-3圖 解該線與電路是由3個門電路輸出端并聯(lián)組成的，即n=3，3個二輸入端的與非門，1個二輸入端的或非門，即m=8，m=5，根據(jù)式（6-6）和式（6-7）可得 6.3.4三態(tài)門電路（TS門）1. 電路的組成 在普通門電路的基礎(chǔ)上，增加一個控制電路即可組成三態(tài)門電路，三態(tài)門電路的組成如圖6-20（a）所示，圖6-20（b）、（c）所示為三態(tài)門電路符號。 圖6-20三態(tài)門電路 在圖6-20（a）所示的電路中，若在EN控制端加如圖6-20所示的低電平信號“0”，低電平信號經(jīng)非門電路后

14、，使二極管VD4的負(fù)極為高電平信號“1”，二極管VD4因反向偏置而截止，EN控制端的輸入信號對與非門的邏輯狀態(tài)不影響。 圖6-20所示的電路稱為三態(tài)門電路。 圖6-20（c）所示的符號為高電平有效的三態(tài)門電路。 2. 工作原理 因三態(tài)門電路的輸出端可以并聯(lián)使用，所以，利用三態(tài)門電路可以組成多路開關(guān)，如圖6-21所示。3. 三態(tài)門電路的應(yīng)用圖6-21由三態(tài)門組成的多路開關(guān)圖6-22圖6-21電路的工作波形圖 圖6-21所示電路輸出和輸入信號的工作波形圖如圖6-22所示。圖6-23由三態(tài)門組成的數(shù)據(jù)總線 計(jì)算機(jī)內(nèi)部通過一根信號線進(jìn)行數(shù)據(jù)的傳輸，該信號線稱為數(shù)據(jù)總線，數(shù)據(jù)總線可以利用三態(tài)門電路組成，

15、如圖6-23所示。 圖6-24由三態(tài)門組成的雙數(shù)據(jù)總線 用三態(tài)門也可以實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸，其電路如圖6-24所示。 圖6-25例6-4圖 解根據(jù)總線驅(qū)動和接收數(shù)據(jù)的原理可知，當(dāng)一個驅(qū)動器工作時(shí)，其他的驅(qū)動器必然要處在高阻的狀態(tài)下，而接收器既可以處在接收的狀態(tài)下，也可以處在高阻的狀態(tài)下。 因接收器處在接收狀態(tài)下的輸入電流大于高阻狀態(tài)下的輸入電流，所以，考慮可靠驅(qū)動問題時(shí)，可認(rèn)為接收全部處在接收的狀態(tài)下。 當(dāng)驅(qū)動器的輸出為高電平時(shí)，驅(qū)動器所帶的負(fù)載是拉電流負(fù)載，高電平輸出的漏電流要分給7個處在高阻狀態(tài)下的驅(qū)動器和16個處在接收態(tài)下的接收器。 電流的平衡方程為7IOZ+16IIH=70.02+160

16、.1=1.74mAIOL 說明驅(qū)動器低電平輸出的驅(qū)動是不可靠的。 綜上所述，驅(qū)動器不能可靠地驅(qū)動接收器。 6.4CMOS門電路6.4.1CMOS反相器電路的組成和工作原理6.4.2CMOS與非門電路的組成和工作原理6.4.3CMOS或非門電路的組成和工作原理6.4.4CMOS傳輸門電路的組成和工作原理6.4.1CMOS反相器電路的組成和工作原理 前面介紹的MOS管非門電路的組成如圖6-26（a）所示。 因MOS管具有導(dǎo)通時(shí)電阻很小，截止時(shí)電阻很大的特點(diǎn)，若將圖6-26（a）電路中的漏極電阻Rd改成P溝道的MOS管，組成如圖6-26（b）所示的電路，即可實(shí)現(xiàn)電路的漏極電阻隨輸入信號的變化而變化的

17、目的。 在CMOS電路中，因輸出信號與輸入信號的相位相反，所以，圖6-26（b）所示的電路又稱為CMOS倒相器，COMS倒相器是組成CMOS集成門電路的基本單元。 圖6-26COMS非門電路6.4.2CMOS與非門電路的組成和工作原理 將兩個CMOS倒相器的負(fù)載管并聯(lián)，驅(qū)動管串聯(lián)，組成如圖6-27所示的電路。 圖6-27CMOS與非門表6-5圖6-27電路的真值表 由表6-5可見，因圖6-27所示電路的邏輯關(guān)系是有“0”出“1”的與非邏輯關(guān)系，所以，圖6-27所示的電路稱為CMOS與非門電路。 6.4.3CMOS或非門電路的組成和工作原理 將兩個CMOS倒相器的負(fù)載管串聯(lián)，驅(qū)動管并聯(lián)，組成如圖

18、6-28所示的電路。 輸出信號和輸入信號的邏輯關(guān)系如表6-6所示。 由表6-6可見，因圖6-28所示電路的邏輯關(guān)系是有“1”出“0”的或非邏輯關(guān)系，所以，圖6-28所示的電路稱為CMOS或非門電路。圖6-28CMOS或非門電路表6-6圖6-28電路的真值表 CMOS門電路輸出阻抗隨輸入信號的變化而變化的現(xiàn)象對電路的穩(wěn)定工作有影響，為了消除這種影響，通常在CMOS門電路的輸出和各輸入端再加一級由倒相器組成的緩沖級，如圖6-29所示。 圖6-29帶緩沖放大器的CMOS門電路 圖6-29所示電路由10個MOS管組成，其中的VT1、VT2、VT3、VT4、VT9、VT10分別組成輸入和輸出端的緩沖級電

19、路，以隔離外電路對集成門電路工作狀態(tài)的影響。 VT5、VT6、VT7、VT8組成CMOS或非門電路。 因圖6-29所示電路中的VT5、VT6、VT7、VT8組成CMOS或非門電路，該電路的輸入信號是A和B的非，該電路的輸出信號 圖6-29所示電路的輸出信號Y是Y1的非，即 CMOS門電路除了上面介紹的與非門和或非門外，同樣也有與或非門、異或門、漏極開路門、三態(tài)門等器件，這些器件的作用和符號與TTL門電路相關(guān)的器件相同，這里不再贅述，下面來介紹由MOS管組成的CMOS傳輸門電路。6.4.4CMOS傳輸門電路的組成和工作原理1. 電路的組成和符號 CMOS傳輸門電路的組成如圖6-30（a）所示，圖

20、6-30（b）所示為傳輸門的符號。 圖6-30CMOS傳輸門電路及符號2. 工作原理圖6-30CMOS傳輸門電路及符號 圖6-30（a）所示電路的傳輸門可以實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸，經(jīng)改進(jìn)后也可以組成單向傳輸數(shù)據(jù)的傳輸門，單向傳輸門電路的符號如圖6-30（c）所示。 3. 總線結(jié)構(gòu)圖6-30CMOS傳輸門電路及符號 利用單向傳輸門也可以組成傳送數(shù)據(jù)的總線，由四個單向傳輸門組成的數(shù)據(jù)總線如圖6-31所示。 圖6-31由四個單向傳輸門組成的數(shù)據(jù)總線6.5集成電路使用知識簡介6.5.1國產(chǎn)集成電路型號的命名法6.5.2集成門電路的主要技術(shù)指標(biāo)6.5.3多余輸入腳的處理6.5.4TTL與CMOS的接口電路6

21、.5.1國產(chǎn)集成電路型號的命名法 數(shù)字集成電路除了前面介紹的TTL和CMOS兩大類外，還有DTL、HTL、ECL、I2L、PMOS、NMOS等類型，這些類型的集成電路都可以看成是TTL和CMOS電路的改進(jìn)型，使用時(shí)只要注意器件的參數(shù)即可。 器件的參數(shù)可從器件手冊上查到，了解集成電路型號的命名法對正確使用集成電路有幫助。 國產(chǎn)集成電路器件的型號由五部分組成，各部分符號的意義如表6-7所示。 表6-7國產(chǎn)集成電路器件型號各部分符號的意義6.5.2集成門電路的主要技術(shù)指標(biāo) 集成電路手冊上給出的各個參數(shù)都是在一定的條件下測試得到的，TTL與非門電路的主要技術(shù)指標(biāo)和測試條件如表6-8所示。 表6-8TT

22、L與非門電路的主要技術(shù)指標(biāo)和測試條件6.5.3多余輸入腳的處理 在使用集成電路時(shí)，對多余輸入引腳進(jìn)行處理的原則是：對于與非門電路，若將電路多余的輸入引腳接高電平信號“1”，電路的邏輯關(guān)系不受影響，所以，可將與非門電路多余的輸入引腳通過上拉電阻接電源；對于或非門電路，若將或非門電路多余的輸入引腳接低電平信號“0”，或非門電路的邏輯關(guān)系不受影響，所以，可將或非門電路多余的輸入引腳接地。 6.5.4TTL與CMOS的接口電路CMOS器件的電壓傳輸特性曲線如圖6-32所示。 圖6-32CMOS門電路的電壓 根據(jù)集成電路手冊所給出的數(shù)據(jù)可知，用TTL驅(qū)動CMOS器件不滿足的條件為式（6-13）。 解決的辦法是：驅(qū)動門采用OC門，通過上拉電阻將OC門電路的高電平輸出電壓提高，如圖6-33（a）所示。 也可以采用帶電平偏移電路的CMOS門電路作負(fù)載門，如圖6-33（b）所示。 計(jì)算圖6-33（a）所示電路中上拉電阻R的方法與