數(shù)字電子技術(shù)目錄整套課件完整版電子教案最全ppt整本書課件全套教學教程(最新)

1、目錄課題1數(shù)字邏輯基礎(chǔ)與集成門電路 實訓1. 1 Multisim仿真照明燈的邏輯控制 1.1.1數(shù)字電路的概述 1.1.2數(shù)制與編碼 1.1.3邏輯代數(shù)的基本運算、公式、定理和規(guī)則 1.1.4邏輯代數(shù)的表示方法和化簡 下一頁數(shù)字電子技術(shù)前言 本教材根據(jù)高等職業(yè)教育教學的特點，以能力為本位，以應用為目的，參考與數(shù)字電子技術(shù)相關(guān)技術(shù)領(lǐng)域職業(yè)崗位(群)的任職要求和后續(xù)課程的要求，并結(jié)合目前數(shù)字集成器件的發(fā)展現(xiàn)狀來編寫，在如下的幾個方面體現(xiàn)高職教育的特色。 一、突出“教、學、做”一體化的特色。教材所呈現(xiàn)理論知識“教”的任務是讓學生會“做”實訓項目，學生在“做”中“學”，也在“學”中“做”?！敖獭钡膬?nèi)

2、容與“做”的實訓相互呼應，理論與仿真實驗、實物實訓相結(jié)合，以達到舉一反三、融會貫通的目的。 下一頁返回課題1數(shù)字邏輯基礎(chǔ)與集成門電路實訓1. 1 Multisim仿真照明燈的邏輯控制實訓1. 2 Multisim仿真分立元件門電路實訓1. 3 集成門電路的邏輯測試實訓1. 1 Multisim仿真照明燈的邏輯控制1 .1 .1數(shù)字電路的概述1 .1 .1. 1數(shù)字信號與數(shù)字電路 在自然界中存在的許多物理量中，有一類物理量如溫度、濕度、壓力、速度等，它們在時間和數(shù)值上都具有連續(xù)變化的特點，這一類物理量稱為模擬量。表示模擬量的信號稱為模擬信號，見圖1-2(a)用以產(chǎn)生、傳遞和處理模擬信號的電路稱為

3、模擬電路 另一類物理量，如自動生產(chǎn)線上輸出的零件數(shù)目等，在時間和數(shù)量上都是離散變化的，即變化在時間上是不連續(xù)的，總是發(fā)生在一系列的離散瞬間，且數(shù)量大小和每次的增減變化都是某一個最小數(shù)量單位的整數(shù)倍，而小于這個最小數(shù)量單位的數(shù)值是沒有任何物理意義的。這一類物理量稱為數(shù)字量，見圖1一2(b)。表示數(shù)字量的信號稱為數(shù)字信號。用以產(chǎn)生、傳遞和處理數(shù)字信號的電路稱為數(shù)字電路。下一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制1. 1. 1. 2數(shù)字電路特點 數(shù)字電路有許多區(qū)別于模擬電路的特點，主要如下。 數(shù)字電路不僅能夠完成算術(shù)運算(加、減、乘、除)，而且能夠完成邏輯運算(與、或、非等)，這在

4、控制系統(tǒng)中是必不可少的，因此數(shù)字電路也常常被稱為數(shù)字邏輯電路或邏輯電路 數(shù)字電路中，無論是算術(shù)運算還是邏輯運算，其信號代碼符號只有“0”和“1”兩種，電路的基本單元相對簡單，便于集成和批量生產(chǎn)制造。隨著半導體技術(shù)和工藝的飛速發(fā)展，數(shù)字電路幾乎就是數(shù)字集成電路。批量生產(chǎn)的集成電路成本低廉，使用方便 數(shù)字電路組成的數(shù)字系統(tǒng)，工作信號只有高、低兩種電平，所以數(shù)字電路的半導體器件一般工作在導通和截止這兩種開關(guān)狀態(tài)，抗干擾能力強，功耗低，可靠性高，穩(wěn)定性好。下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制 保密性好。 通用性強。1. 1. 2數(shù)制與編碼 1. 1. 2.1數(shù)制 數(shù)制是一

5、種計數(shù)的方法，它是進位計數(shù)制的簡稱。進位計數(shù)制只用幾個“數(shù)碼”就能將任意大小的數(shù)表示出來。 1.常用進位計數(shù)制 1)十進制 在十進制中，每個數(shù)位使用的數(shù)碼為0, 1, 2,，9，共10個，故其進位基數(shù)R為10，其計數(shù)規(guī)則是“逢十進一”。各位的權(quán)值為10 i, i是各數(shù)位的序號。 十進制數(shù)用下標“D”表示，也可省略。下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制 2)二進制 在二進制中，每個數(shù)位使用的數(shù)碼為0，1，共2個，故其進位基數(shù)R為2，其計數(shù)規(guī)則是“逢二進一”。各位的權(quán)值為2 i , i是各數(shù)位的序號。 二進制數(shù)用下標“B”表示。 3)十六進制 在十六進制中，每個數(shù)位上

6、規(guī)定使用的數(shù)碼符號為0，1, 2,，9, A, B，C, D, E, F，共16個，故其進位基數(shù)R為16。其計數(shù)規(guī)則是“逢十六進一”，各位的權(quán)值為16 i, i是各數(shù)位的序號。 十六進制數(shù)用下標“H”表示。下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制 2.數(shù)制轉(zhuǎn)換 1)非十進制數(shù)轉(zhuǎn)換成十進制數(shù) 不同數(shù)制之間的轉(zhuǎn)換方式有若干種。把非十進制數(shù)轉(zhuǎn)換成十進制數(shù)采用按權(quán)展開相加的方法。具體步驟是，首先把非十進制數(shù)寫成按權(quán)展開的多項式，然后按十進制數(shù)的計數(shù)規(guī)則求其和。 2)十進制數(shù)轉(zhuǎn)換成其他進制數(shù) 對于既有整數(shù)部分又有小數(shù)部分的十進制數(shù)轉(zhuǎn)換成其他進制數(shù)，首先要把整數(shù)部分和小數(shù)部分分別

7、轉(zhuǎn)換，再把兩者轉(zhuǎn)換結(jié)果相加。具體方法如下。 (1)整數(shù)轉(zhuǎn)換采用基數(shù)連除法 把十進制整數(shù)N轉(zhuǎn)換成R進制數(shù)的步驟如下。 將N除以R，記下所得的商和余數(shù) 將上一步所得的商再除以R，記下所得的商和余數(shù)。下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制 重復做第步，直到商為。 將各個余數(shù)轉(zhuǎn)換成R進制的數(shù)碼，并按照和運算過程相反的順序把各個余數(shù)排列起來，即為R進制的數(shù)。 (2)純小數(shù)轉(zhuǎn)換采用基數(shù)連乘法 把十進制純小數(shù)M轉(zhuǎn)換成R進制數(shù)的步驟如下。 將M乘以R，記下整數(shù)部分。 將上一步乘積中的小數(shù)部分再乘以R，記下整數(shù)部分。 重復做第步，直到小數(shù)部分為?；蛘邼M足精度要求為止。 將各步求得的整

8、數(shù)轉(zhuǎn)換成R進制的數(shù)碼，并按照和運算過程相同的順序排列起來，即為R進制的數(shù)。下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制 3)二進制數(shù)轉(zhuǎn)換成十六進制數(shù) 二進制數(shù)轉(zhuǎn)換成十六進制數(shù)時，其整數(shù)部分和小數(shù)部分可以同時轉(zhuǎn)換。其方法是:以二進制的小數(shù)點為起點，分別向左、向右每四位為一組。對于小數(shù)部分，最低一組不足四位時必須在有效位右邊補0，使其足位。把每一組二進制數(shù)轉(zhuǎn)換成十六進制數(shù)，并保持原排序。對于整數(shù)部分，最高位一組不足位時，可在有效位的左邊補0，也可不補。 4)十六進制數(shù)轉(zhuǎn)換成二進制數(shù) 十六進制數(shù)轉(zhuǎn)換成二進制數(shù)時，只要把十六進制數(shù)的每一位數(shù)碼轉(zhuǎn)換成四位二進制數(shù)，并保持原有排序即可

9、。整數(shù)最高位一組左邊的0，以及小數(shù)最低位一組右邊的0。下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制1.1.2.2編碼 數(shù)字系統(tǒng)中的信息可以分為兩類，一類是數(shù)值信息，另一類是文字、符號信息。數(shù)值的表示方法已如前述。為了表示文字符號信息，往往也采用一定位數(shù)的二進制數(shù)碼來表示，這個特定的二進制碼稱為代碼(code)。建立這種代碼與文字、符號或特定對象之間的一一對應關(guān)系則稱為編碼(coding )。這就如同運動會上給所有運動員編上不同的號碼一樣。下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制 1.二十進制碼(BCD碼) 用四位二進制數(shù)來表示十進制中的0 9十個

10、數(shù)碼稱為二十進制代碼(Binary-Coded Decimal )，簡稱BCD碼。由于四位二進制數(shù)有十六種不同的組合狀態(tài)，用以表示十進制中的十個數(shù)碼時，只需選用其中十種組合，其余六種組合則不用(稱為無效組合)。因此，BCD碼的編碼有很多種。常用的BCD編碼有以下幾種。 l )842lBCD碼(簡稱8421碼) 842 1 BCD碼是一種最基本的，應用十分普遍的BCD碼。它是一種有權(quán)碼，8421就是指編碼中各位的權(quán)分別是8、4、2、1。如表1一1所示。 2)余三碼 每個1位十進制數(shù)用余三碼表示時，比8421碼多3(即多0011 )，故稱為余三碼。下一頁上一頁返回實訓1. 1 Multisim仿真

11、照明燈的邏輯控制 2.格雷碼(Gray碼) 格雷碼屬于無權(quán)碼，任意兩組相鄰碼之間只有一位不同。它有很多種編碼方式，典型的格雷碼見表1-2。注:首尾兩個數(shù)碼即最小數(shù)0000和最大數(shù)1000之間也符合此特點，故格雷碼可稱為循環(huán)碼。它廣泛應用于輸入、輸出設備和模擬-數(shù)字轉(zhuǎn)換器等。1. 1. 3邏輯代數(shù)的基本運算、公式、定理和規(guī)則1. 1. 3. 1邏輯代數(shù)中的三種基本邏輯運算在邏輯代數(shù)中，最基本的邏輯運算是與、或、非三種運算1.與運算(AND)下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制 圖1 -3所示是一個簡單的與邏輯電路。圖中用邏輯變量A和B分別表示兩個開關(guān)，并用1和0分別

12、表示開關(guān)處于“閉合”和“斷開”狀態(tài)。用邏輯變量Y表示燈，并用1和0分別表示燈“亮”和“滅”。如果將A, B變量的所有取值和與其一一對應的邏輯值Y之間的關(guān)系以表格的形式表示出來，如表1 -3所示，則稱為邏輯真值表，簡稱真值表。由表1一3不難看出，要想使燈“亮”這個結(jié)果發(fā)生，必須使它的兩個條件“A”和“B”開關(guān)都閉合，或者說只有變量A和B都是1時，輸出Y才為1。因此，這個電路可總結(jié)出這樣的邏輯關(guān)系:“當決定一件事情(燈亮)發(fā)生的各個條件(開關(guān)A, B的閉合)全部具備時，這樣事情才會發(fā)生?！边@種邏輯關(guān)系稱為與邏輯。表示與邏輯的邏輯表達式為下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯

13、控制 式中，“”為與運算符號，也表示邏輯“乘”，可省略不寫，式1一1讀作Y等于A與B。實現(xiàn)與運算的邏輯門電路稱為與門，其邏輯符號如圖1 -4所示。 與運算可以推廣到多個邏輯變量，即下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制2.或運算(OR) 圖1 -5所示是一個簡單的或邏輯電路。其真值表如表1一4所示。這個電路可總結(jié)出這樣的邏輯關(guān)系:“當決定一件事情(燈亮)發(fā)生的各個條件(開關(guān)A, B的閉合)中只要有一個條件具備，這樣事情就會發(fā)生”這種邏輯關(guān)系稱為或邏輯。表示或邏輯的邏輯表達式為 式中，“+”為與運算符號，也表示邏輯“加”，式1一3讀作Y等于A或B。實現(xiàn)或運算的邏輯門電

14、路稱為或門，其邏輯符號如圖1 -6所示下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制3.非運算(NOT) 圖1一7所示是一個簡單的非邏輯電路。其真值表如表1一5所示，這個電路可總結(jié)出這樣的邏輯關(guān)系:“當決定一件事情(燈亮)發(fā)生的條件(開關(guān)A的閉合)具備時，這件事情不會發(fā)生;而條件不具備時，事情發(fā)生”這種邏輯關(guān)系稱為非邏輯。表示非邏輯的邏輯表達式為 式中，A上的“一”為非運算符號，式1一5讀作Y等于A非。實現(xiàn)或運算的邏輯門電路稱為非門，其邏輯符號如圖1 -8所示下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制1.1.3.2復合邏輯運算1.與非(NAND 與非

15、運算為先與后非，與非邏輯的函數(shù)表達式為 表達式稱作A, B的與非，其真值表如表1一6所示，邏輯符號如圖1一9所示。2.或非(NOR)或非運算為先或后非，或非邏輯的函數(shù)表達式為下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制 表達式稱作A, B的或非，其真值表如表1一7所示，邏輯符號如圖1一10所示。 3.與或非(NAND) 與或非運算為先與后或再非，與非邏輯的函數(shù)表達式為4.異或(Exlusive-NOR)異或邏輯的函數(shù)表達式為下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制5.同或(Exlusive-OR )同或邏輯的函數(shù)表達式為下一頁上一頁返回實訓1.

16、1 Multisim仿真照明燈的邏輯控制1.1.3.3邏輯代數(shù)中的基本公式和定理1)基本公式和定理基本公式下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制2)基本定理見表1一10邏輯代數(shù)的基本定理2.幾個常用公式1)并項公式2)吸收公式3)消去公式4)冗余公式下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制1.1.3.4基本規(guī)則1.代入規(guī)則 對于任何一個含有變量A的邏輯等式，如果將所有出現(xiàn)變量A的位置都代之以同一個邏輯式，則等式仍然成立。這個規(guī)則稱為代入規(guī)則。2.反演規(guī)則 對于任何一個邏輯表達式Y(jié)，如果將Y中的所有的“”換為“+換為“”，0換為1, 1換為0

17、，原變量換為反變量，反變量換為原變量，那么所得到的新的表達式就是 。這個規(guī)則稱為反演規(guī)則。應用反演規(guī)則時需注意以下兩點。不屬于單個變量上的非號要保持不變。遵守先算括號，再算與，最后算或的運算優(yōu)先順序下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制 3.對偶規(guī)則 對于任何一個邏輯表達式Y(jié)，如果將Y中所有的“”換為“+”，“+”換為“”，0換為1, 1換為0，反變量換為原變量，那么所得到的新的表達式稱為Y的對偶式，記為Y。這個規(guī)則稱為對偶規(guī)則。1. 1. 4邏輯代數(shù)的表示方法和化簡1. 1. 4. 1邏輯代數(shù)的表示方法 表示一個邏輯代數(shù)有很多方法，常用的有五種表示方法:邏輯函數(shù)表

18、達式、真值表、卡諾圖、邏輯圖和波形圖。下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制 1.邏輯函數(shù)表達式(Logic Function Expression ) 用與、或、非等邏輯運算表示邏輯變量之間關(guān)系的代數(shù)式，叫做邏輯函數(shù)表達式，常用的有以下五種形式。 與或表達式 與非一與非表達式 與或非表達式 或與表達式 或非一或非表達式下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制 2.真值表(Truth table) 描述邏輯函數(shù)各個變量的取值組合和邏輯函數(shù)取值之間對應關(guān)系的表格，叫真值表。 3.卡諾圖(Karnaugh Map ) 卡諾圖是圖形化的真值表。如

19、果把各種輸入變量取值組合下的輸出函數(shù)值填入一種特殊的方格圖中，即可得到邏輯函數(shù)的卡諾圖。4.邏輯圖(Logic Map) 由邏輯符號表示的邏輯函數(shù)的圖形叫做邏輯電路，簡稱邏輯圖。下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制 5.邏輯函數(shù)各種表示方法的相互轉(zhuǎn)換 既然同一個邏輯函數(shù)可以用多種不同的方法描述，那么這幾種方法之間必能相互轉(zhuǎn)換。經(jīng)常用到的轉(zhuǎn)換方法有以下幾種。 1)由真值表寫出邏輯函數(shù)表達式 由真值表寫出邏輯函數(shù)表達式，其步驟如下 找出真值表中使邏輯函數(shù)Y=1的那些輸入變量的組合 每組輸入變量取值的組合對應一個乘積項，其中取值為1的寫入原變量，取值為0的寫入反變量 將

20、這些乘積項相加，就是Y的邏輯函數(shù)表達式下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制 2)由邏輯函數(shù)表達式列出真值表 將輸入變量取值的所有組合狀態(tài)逐一代入邏輯式求出函數(shù)值，列成表，即可得到真值表。 3)由邏輯函數(shù)表達式畫出邏輯圖 將邏輯符號逐一代入邏輯式中的的運算符號，并根據(jù)運算優(yōu)先順序把這些邏輯符號連接起來，就可以畫出對應的邏輯圖。 4)由邏輯圖寫出邏輯函數(shù)的表達式 從邏輯圖的輸入端到輸出端逐級寫出每個邏輯符號對應的邏輯式，就可以得到對應的邏輯函數(shù)表達式。下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制 6.邏輯函數(shù)相等的概念 如果兩個邏輯函數(shù)具有相同的

21、真值表，則稱這兩個邏輯函數(shù)是相等的，其條件是具有相同的邏輯變量，并且在變量的每種取值情況下，兩函數(shù)的函數(shù)值也相等。1.1.4.2邏輯函數(shù)的化簡 大多數(shù)情況下，由邏輯真值表寫出的邏輯函數(shù)式，以及由此畫出的邏輯電路圖往往比較復雜。如果可以化簡邏輯函數(shù)，就可以使對應的邏輯電路簡單，所用器件減少，電路的可靠性也因此而提高。邏輯函數(shù)的化簡有兩種方法，即公式化簡法和卡諾圖化簡法下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制 1.公式化簡法(Formula Simplification ) 公式化簡法就是運用邏輯代數(shù)的基本公式、基本規(guī)則和常用公式來簡化邏輯函數(shù)的。1)并項法 利用公式 將

22、兩個乘積項合并為一項，合并后消去一個互補的變量。2)吸收法利用公式A +AB =A吸收多余的乘積項。3)消去法利用公式 消去多余的因子。4)配項法利用 可將某項拆成兩項，然后再用上述方法進行化簡下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制2.卡諾圖化簡法(Karnaugh Simplification )1)基本概念 卡諾圖化簡法是邏輯函數(shù)的圖解化簡法。它克服了公式法化簡對最終結(jié)果難以確定的缺點，卡諾圖化簡法具有確定的化簡步驟，能比較方便地獲得邏輯函數(shù)的最簡與或式。為了更好地掌握這種方法，必須理解下面幾個概念 (1)最小項 對于一個給定變量數(shù)目的邏輯函數(shù)，所有變量參加相“

23、與”的項叫做最小項，且每個變量只能以原變量或反變量出現(xiàn)一次。n個變量的最小項有2n個。3個輸入變量全體最小項的編號如表1一13所示下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制 (2)相鄰最小項 如兩個最小項中只有一個變量為互反變量，其余變量均相同，則這樣的兩個最小項為邏輯相鄰，并把它們稱為相鄰最小項，簡稱相鄰項。 (3)卡諾圖的結(jié)構(gòu) n個輸入變量的邏輯函數(shù)，有2n個最小項，其卡諾圖就有2n個小方格與這2n個最小項相對應，并且使邏輯相鄰的最小項在幾何位置上也相鄰，按這樣的相鄰要求排列起來的方格圖，叫做n個輸入變量的最小項卡諾圖，又稱最小項方格圖。圖1一15所示的是24變量的

24、最小項卡諾圖。下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制 (4)最小項表達式 如果一個邏輯式中的每一個相與項都是最小項，則該邏輯式叫做最小項表達式。任何一種形式的邏輯式都可以利用基本定律和配項法化為最小項表達式，并且最小項表達式是唯一的。 2)邏輯函數(shù)的卡諾圖表示法 在邏輯變量卡諾圖上，將邏輯函數(shù)表達式中包含的最小項對應的方格內(nèi)填“1”，沒有包含的最小項對應的方格內(nèi)填“0”(也可不填)，如果是約束項則填寫“”，就可得到邏輯函數(shù)卡諾圖。如果邏輯函數(shù)式是一般式，應先展開成最小項表達式。下一頁上一頁返回實訓1. 1 Multisim仿真照明燈的邏輯控制 3)邏輯函數(shù)的卡諾圖化

25、簡法 利用卡諾圖相鄰性的特性可實現(xiàn)邏輯函數(shù)的化簡，其本質(zhì)是通過相鄰最小項的合并，消除互反變量，以達到化簡目的。2個相鄰最小項合并，可以消去1個變量;4個相鄰最小項合并，可消去2個變量;把2個最小項合并，可以消去n個變量。 化簡邏輯函數(shù)式的步驟如下。 第一步，畫出邏輯函數(shù)的卡諾圖。 第二步，“1”的格畫卡諾圈，合并相鄰最小項，沒有可合并的方格可單獨畫圈。 第三步，寫出每個卡諾圈簡化后的乘積項。 第四步，將各卡諾圈寫出的乘積項相加就是化簡后的與或表達式。上一頁返回實訓1.2 Multisim仿真分立元件門電路1 .2. 1晶體管開關(guān)特性1 .2.1.1 二極管的開關(guān)特性1.截止條件及截止時的特點

26、圖1-22 (a)所示為二極管的開關(guān)電路。由硅二極管的伏安特性可知，當UD小于死區(qū)電壓時，ID已經(jīng)很小，因此在數(shù)字電路中常把UD0.5V看成硅二極管的截止條件，而且一旦截止，就近似認為ID 0，如同斷開的開關(guān)，如圖1一22(b)所示。 2.導通條件及導通時的特點 當硅材料二極管兩端所加的正向電壓UD大于死區(qū)電壓(0.5V)時，管子開始導通，但在數(shù)字電路中，常常把UD 0.7V看成是硅二極管的導通條件而且二極管一旦導通，就近似認為如同一個閉合的開關(guān)，如圖1-22 (c)所示。下一頁返回實訓1.2 Multisim仿真分立元件門電路1 .2.1.2三極管的開關(guān)特性 1.截止條件即截止時的特點 由三

27、極管組成的開關(guān)電路，如圖1一23(a)所示。對于硅管UBE 0V，三極管的發(fā)射結(jié)偏置電壓為0 V，所以其基極電流IB =0V，集電極電流IC=0A, UCE = UCC。這時，集電極和發(fā)射極相當于斷路，在電路中相當于開關(guān)斷開，如圖1一23(b)所示。 2.飽和導通條件及飽和時的特點 當輸入高電平時，發(fā)射結(jié)正向偏置，若其基極電流足夠大，將使三極管飽和導通。三極管處于飽和狀態(tài)時，其管壓降價UCES很小，工程上可以認為UCES =0即集電極與發(fā)射極之間相當于短路，在電路中相當于開關(guān)閉合，如圖1一23 ( c)所示。這時，集電極電流為下一頁上一頁返回實訓1.2 Multisim仿真分立元件門電路所以三

28、極管的飽和條件是硅三極管飽和時的特點是UCES =UCES0.3V ，如同一個閉合開關(guān)。下一頁上一頁返回實訓1.2 Multisim仿真分立元件門電路1.2.2分立元件門電路 由分立的二極管、三極管以及電阻等元件組成的邏輯門電路，叫做分立元件邏輯門電路。1.2.2.1二極管與門 圖1- 24 (a)所示為硅二極管與門電路，圖1-24 (b)為它的邏輯符號，設低電平UIL=0 V，高電平UIH=+5 V，其工作原理如下 A, B端輸入均為0V的低電平時，+ VCC(通過電阻R使VD1 , VD2都導通，Y端輸出為+0. 7 V的低電平。 A端輸入均為0V的低電平時，B端輸入為+5 V的高電平，V

29、D1優(yōu)先導通，Y端輸出為+0. 7 V的低電平，而V D2此時反偏截止。 下一頁上一頁返回實訓1.2 Multisim仿真分立元件門電路 A端輸入均為+5V的高電平時，B端輸入為0V的低電平，V D2優(yōu)先導通，Y端輸出為+0. 7 V的低電平，而VD1此時反偏截止。 A, B端輸入均為+5 V的高電平時，+VCC(通過電阻R使VD1 , VD2都導通，Y端輸出為+5. 7 V的高電平。 由此得輸入輸出電壓波形如圖1 - 24 ( c)所示，輸入輸出電壓關(guān)系如表1-15。1.2.2.2二極管或門 圖1-25 (a)所示為硅二極管或門電路1-25 (b)為它的邏輯符號，設低電平UIL= 0 V，高

30、電平UIH=+5V，其工作原理詳見課本。 由此得輸入輸出電壓波形如圖1 - 25 ( c)所示，輸入輸出電壓關(guān)系如表1-17所示。下一頁上一頁返回實訓1.2 Multisim仿真分立元件門電路1.2.2.3三極管非門 圖1-26 (a)所示為硅三極管非門電路，1-26 (b)為它的邏輯符號，設低電平UIL= 0 V，高電平UIH=+5V ，其工作原理如下 當A端輸入為低電平0V時，三極管VT截止，Y端輸出為+5 V的高電平; 當A端輸入為高電平+5 V時，三極管VT截止，Y端輸出為0. 3 V的低電平，其輸入輸出波形如1 - 26(c)所示。上一頁返回實訓1. 3集成門電路的邏輯測試1. 3.

31、 1典型的TTL集成門電路 集成門電路按內(nèi)部有源器件的不同可分為兩大類:一類為TTL集成門電路;另一類為CMOS集成門電路 TTL集成門電路是晶體管一晶體管邏輯門電路的簡稱，它主要由雙極型三極管組成，是一種使用較為廣泛的電路。CMOS集成門電路是互補金屬一氧化物-半導體場效應管門電路的簡稱，由增強型的PMOS和NMOS組成的互補對稱MOS門電路。1. 3. 1. 1 TTL與非門 1.電路結(jié)構(gòu) TTL與非門的基本電路如圖1一30 ( a)所示，該電路由輸入級、中間級和輸出級三個部分組成。下一頁返回實訓1. 3集成門電路的邏輯測試 2.工作原理 當輸入端至少有一個為低電平0. 3 V時，設為A端

32、，則V1與A端連接的發(fā)射結(jié)正向?qū)?，V1的基極電位為1 V，使V2, V均截止，而V2的集電極電壓足以使V3、V4飽和導通。因此輸出為高電平 當輸入全部為高電平3. 6 V時，V1的基極電位足以使V2, V5飽和導通，此時，V2的集電極電位為1V，使V3、V4處于截止狀態(tài)。因此輸出為低電平Y(jié)=0. 3 V。下一頁上一頁返回實訓1. 3集成門電路的邏輯測試 綜上所述，當輸入端至少有一個為低電平時，輸出為高電平，這時V5截止，電路處于關(guān)門狀態(tài)當輸入全為高電平時，輸出為低電平，這時V5飽和導通，電路處于開門狀態(tài)。即輸入有0時，輸出為1;輸入全為1時，輸出為0。由此可見，電路的輸出與輸入之間滿足與非邏

33、輯關(guān)系，即 故圖1一30 (a)的電路可用圖1-30 (b)所示的邏輯符號來表示下一頁上一頁返回實訓1. 3集成門電路的邏輯測試 3. CT 74LS集成與非門 在TTL類型中，CT 74LS系列為主要應用產(chǎn)品，TTL集成電路目前大多采用雙列直插式外形封裝，這類集成電路外引腳的編號判斷方法是:把標志(半圓形凹口)置于左端，文字面朝上，自左下角按逆時針轉(zhuǎn)向順序讀出。如圖1一31所示為CT 74LS00的外引腳圖，為“雙輸入四與非門”，內(nèi)部有四個二輸入與非門，各個邏輯門萬相獨立，可以單獨使用，但其電源引腳是共用的。下一頁上一頁返回實訓1. 3集成門電路的邏輯測試1.3.1.2電壓傳輸特性及主要參數(shù)

34、 1.電壓傳輸特性 電壓傳輸特性是指輸出電壓Uo、隨輸入電壓Ui變化的關(guān)系曲線。圖1一32所示為TTL與非門電壓傳輸特性的測試電路。 圖1一33所示為TTL與非門電路的電壓傳輸曲線。 2.主要參數(shù)1)輸出高電平UOH2)輸出低電平UOL3)開門電平UON4)關(guān)門電平UOFF5)閥值電壓UTH6)噪聲容限下一頁上一頁返回實訓1. 3集成門電路的邏輯測試3. TTL與非門的其他參數(shù)1)輸入短路電流IIS2)輸入漏電流IIH3)關(guān)門電阻ROFF4)開門電阻RON5)輸出電流Io6)扇出系數(shù)No7)平均傳輸延遲時間tpd8)功耗下一頁上一頁返回實訓1. 3集成門電路的邏輯測試1 .3.1.3TTL門電

35、路的其他類型 1.集電極開路門 在工程實踐中，有時需要將幾個門的輸出端并聯(lián)使用，以實現(xiàn)與邏輯，稱為線與。TTL門電路的推拉式結(jié)構(gòu)決定了它不能進行并聯(lián)使用，否則會因電流從截止門流到導通門，形成過大的電流，損壞門電路。為滿足實際應用中線與的要求，專門生產(chǎn)了一種可以進行線與的門電路集電極開路門，簡稱OC門。 2.三態(tài)輸出門 三態(tài)輸出門指輸出有三種可能出現(xiàn)的狀態(tài):高電平、低電平、高阻。高阻狀態(tài)指對地和電源都相當于懸空、懸浮狀態(tài)，又稱為禁止狀態(tài)，簡稱TSL。下一頁上一頁返回實訓1. 3集成門電路的邏輯測試1. 3. 1. 4 TTL數(shù)字集成電路系列 1. CT 54系列和CT 74系列 考慮到國際上通用

36、標準型號和我國現(xiàn)行國家標準，根據(jù)工作溫度的不同和電源電壓允許工作范圍的不同，我國TTL數(shù)字集成電路分為CT 54系列和CT 74系列兩大類。它們的工作條件如表1 -21所示。 2. TTL集成邏輯門電路的子系列 在生產(chǎn)實踐過程中，對集成門電路不斷提出更新、更高的要求，這主要表現(xiàn)在提高工作速度、降低功耗、加強抗干擾能力等幾個方面。由此產(chǎn)生了一系列改進型TTL門電路。如圖1 - 42所示。下一頁上一頁返回實訓1. 3集成門電路的邏輯測試1.3.2典塑的CMOS集成門電路 CMOS集成門電路是互補金屬一氧化物一半導體器件的簡稱。它是互補MOS電路，它突出的優(yōu)點是靜態(tài)功耗低、抗干擾能力強、工作穩(wěn)定性好

37、、帶負載能力強、開關(guān)速度高，是性能較好且應用較廣泛的一種電路。1. 3. 2. 1 MOS管的開關(guān)特性 MOS管作為開關(guān)元件，同樣是工作在截止或?qū)▋煞N狀態(tài)。由于MOS管是電壓控制元件，所以主要由柵源電壓認二決定其工作狀態(tài)。MOS管有三個電極，源極S、柵極G、漏極D。箭頭方向說明管子的溝道類型，N溝道箭頭向里，P溝道箭頭向外。如圖1一43所示。下一頁上一頁返回實訓1. 3集成門電路的邏輯測試1.3.2.2其他類型的CMOS邏輯門 在CMOS的系列產(chǎn)品中，常用的有非門、與非門、或非門、或門、與門、與或非門、異或門等。它們的邏輯符號與TTL門電路一致。1.與非門1)電路結(jié)構(gòu)及邏輯功能 將兩個以上C

38、MOS反相器的P溝道增強型MOS管(負載管)源極和漏極分別并接，N溝道增強型MOS管(驅(qū)動管)串接，就構(gòu)成了CMOS與非門，如圖1一44所示。 2)常用的CMOS集成門電路 該集成電路CD4011為四二輸入與非門。其引腳圖如圖1 - 45所示下一頁上一頁返回實訓1. 3集成門電路的邏輯測試 3.模擬開關(guān) 利用CMOS傳輸門和CMOS反相器進行組合，可以構(gòu)成多種復雜的邏輯電路，如觸發(fā)器、寄存器、計數(shù)器等，當然也可以組成模擬開關(guān)。模擬開關(guān)既可以傳遞數(shù)字信號，又可傳遞模擬信號。模擬開關(guān)結(jié)構(gòu)如圖1一47所示。1.3.3集成門電路使用注意事項 l .3. 3. l TTL集成電路的使用注意事項 1.電源

39、和地 TTL電路在工作狀態(tài)高速轉(zhuǎn)換時，電源電流會出現(xiàn)瞬態(tài)尖峰值，稱為尖峰電流或浪涌電流，幅度可達45m A,該電流在電源線與地線之間產(chǎn)生噪聲干擾電壓為此，在集成電路電源和地線之間接0. 01 F的高頻濾波電容，在電源輸入端接20 50 F的低頻濾波電容或電解電容，以有效地消除電源線上的噪聲干擾。同時，為了保證系統(tǒng)的正常工作，必須保證電路良好地接地。下一頁上一頁返回實訓1. 3集成門電路的邏輯測試 2.電路外引線端的連接 電路外引線端的連接應注意以下幾點。 不能將電源與地線接錯，否則將燒毀電路 各輸入端不能直接與高于5. 5 V和低于一0. 5 V的低內(nèi)阻電源相連，因為低內(nèi)阻電源會產(chǎn)生較大電流而

40、燒壞電路 輸出端不允許與低內(nèi)阻電源直接相連，但可以通過電阻相連，以提高輸出電平 輸出端接有較大的容性負載時，電路在斷開到接通的瞬間，會產(chǎn)生很大的沖擊電流而損壞電路，應用時應串聯(lián)電阻 除具有OC結(jié)構(gòu)和三態(tài)結(jié)構(gòu)的電路外，不允許將電路的輸出端并聯(lián)使用。下一頁上一頁返回實訓1. 3集成門電路的邏輯測試 3.多余輸入端的處理 TTL集成門電路使用時，對于閑置輸入端(不用的輸入端)一般不懸空，主要是防止干擾信號從懸空輸入端上引入電路。對于閑置輸入的處理以不改變電路邏輯功能及工作穩(wěn)定性為原則。1. 3. 3. 2 CMOS集成門電路使用注意事項。1. 3. 3. 2 CMOS集成門電路使用注意事項 1.電源

41、電壓 CMOS電路的電源電壓極性不可接反，否則，可能會造成電路永久性失效。 CC4000系列的電源電壓可在315 V的范圍內(nèi)選擇，但最大不允許超過極限值18 V。電源電壓選擇得越高，抗干擾能力也越強。下一頁上一頁返回實訓1. 3集成門電路的邏輯測試 高速CMOS電路，HC系列的電源電壓可在26V的范圍內(nèi)選用，HCT系列的電源電壓在4.5 5.5 V的范圍內(nèi)選用。但最大不允許超過極限值7V。 在進行CMOS電路實驗，或?qū)MOS數(shù)字系統(tǒng)進行調(diào)試、測量時，應先接入直流電源，后接信號源;使用結(jié)束時，應先關(guān)信號源，后關(guān)直流電源。 2.閑置輸入端的處理 閑置輸入端不允許懸空。 對于與門和與非門，閑置輸入

42、端應接正電源或高電平;對于或門和或非門，閑置輸入端應接地或低電平 閑置輸入端不宜與使用輸入端并聯(lián)使用，因為這樣會增大輸入電容，從而使電路的工作速度下降。但在工作速度很低的情況下，允許輸入端并聯(lián)使用。下一頁上一頁返回實訓1. 3集成門電路的邏輯測試 3.輸出端的連接 輸出端不允許直接與電源VDD或與地(VSS)相連。因為電路的輸出級通常為COMS反相器結(jié)構(gòu)，這會使輸出級的NMOS管或PMOS管可能因電流過大而損壞。 為提高電路的驅(qū)動能力，可將同一集成芯片上相同門電路的輸入端、輸出端并聯(lián)使用。 當CMOS電路輸出端接大容量的負載電容時，流過管子的電流很大，有可能使管子損壞。因此，需在輸出端和電容之

43、間串接一個限流電阻，以保證流過管子的電流不超過允許值。下一頁上一頁返回實訓1. 3集成門電路的邏輯測試 4.其他注意事項 焊接時，電烙鐵必須接地良好，必要時，可將電烙鐵的電源插頭拔下，利用余熱焊接。 集成電路在存放和運輸時，應放在導電容器或金屬容器內(nèi)。 組裝、調(diào)試時，應使所有的儀表、工作臺面等有良好的接地。1. 3. 4. 1 TTL門驅(qū)動CMOS門 用TTL電路驅(qū)動CMOS電路時，CMOS電路輸入電流幾乎為零，所以考慮主要是TTL電路輸出的電平是否符合CMOS電路輸入電平的要求。TTL門作為驅(qū)動門，它的UOH2.4 V, UOL0.5 V; CMOS門作為負載門，它的UIH 3. 5, UI

44、L 1 V可見，TTL門的UOH不符合要求為了解決電平匹配問題，通?？刹捎靡韵聨追N方法，具體電路如圖1一49所示。下一頁上一頁返回實訓1. 3集成門電路的邏輯測試1. 3. 4. 2 CMOS門驅(qū)動TTL門 用CMOS門電路作為驅(qū)動門，UOH5 V, UOL 0 V ; TTL門電路作為負載門， UIH 2.0 V, UIL 0.8 V，電平匹配是符合要求的。而CMOS門電路4000系列最大允許灌電流為0. 4 mA , TTL門電路的IIS 1.4 mA，則CMOS4000系列驅(qū)動電流不足，此時考慮主要是電流匹配問題。為了解決這一問題，通常可采用以下幾種方法 1.選用CMOS緩沖器 比如，

45、CC4009的驅(qū)動電流可達4 mA。 2.選用高速CMOS系列產(chǎn)品 選用CMOS的54HC/74HC系列產(chǎn)品可以直接驅(qū)動TTL電路。上一頁返回圖1一2模擬信號與數(shù)字信號波形返回圖1一3與邏輯關(guān)系返回圖1 -4與門的邏輯符號返回圖1一5或邏輯關(guān)系返回圖1 -6或門的邏輯符號返回圖1一7非邏輯關(guān)系返回圖1一8非門的邏輯符號返回圖 1一10或非門的邏輯符號返回圖1一15卡諾圖的結(jié)構(gòu)圖返回圖1一22二極管的導通和截止返回圖1一23三極管的導通和截止返回圖1一24二極管與門返回圖1一24二極管與門返回圖 1一25二極管或門返回圖 1 26三極管非門返回圖1一30 TTL與非門電路及邏輯符號返回圖1一30

46、 TTL與非門電路及邏輯符號返回圖1一31 TTL與非門外引腳排列圖返回圖1一32電壓傳輸特性測試返回圖1一33電壓傳輸曲線返回圖1 - 42 TTL集成門電路的子系列返回圖1一43 增強型MOS管符號返回圖1一44 CMOS與非門返回圖1一45 CD4011引腳圖返回圖1一47 CMOS模擬開關(guān)返回圖 1 - 49 TTL門電路與CMOS門電路的接口返回表1一1幾種常用的BCD碼返回表1一2典型的Gray碼返回表1一3與邏輯的真值表返回表1一4或邏輯的真值表返回表1一5非邏輯的真值表返回表1一6與非邏輯的真值表返回圖1-9與非門的邏輯符號返回表1一7或非邏輯的真值表返回表1一10邏輯代數(shù)的基

47、本定理返回下一頁表1一10邏輯代數(shù)的基本定理返回上一頁表1一13三變量最小項表返回表1一15二極管與門輸入輸出電壓關(guān)系表返回表1一17二極管或門輸入輸出電壓關(guān)系表返回表1 -21 CT 54系列和CT 74系列的對比返回課題2組合邏輯電路實訓2.1 Multisim仿真多數(shù)表決電路實訓2. 2音量顯示電路實訓2.1 Multisim仿真多數(shù)表決電路2.1.1組合邏輯電路的分析與設計方法 任何時刻產(chǎn)生的穩(wěn)定輸出狀態(tài)僅取決于該時刻各輸入狀態(tài)的組合，而與過去的輸入狀態(tài)無關(guān)的邏輯電路，則稱為組合邏輯電路。組合邏輯電路由門電路組成，電路的輸出與輸入之間沒有反饋回路2.1.1.1組合邏輯電路的分析方法 分

48、析邏輯電路的功能，一般步驟大致如下 根據(jù)給定組合電路邏輯圖，寫出組合電路各個門的輸出表達式 變換和化簡輸出邏輯表達式 列出真值表 根據(jù)真值表和化簡后的函數(shù)表達式，分析總結(jié)出電路的邏輯功能。下一頁返回實訓2.1 Multisim仿真多數(shù)表決電路2.1.1.2組合邏輯電路的設計方法組合邏輯電路的設計是分析的逆過程，一般步驟大致如下根據(jù)電路的邏輯功能要求，列出組合電路的真值表根據(jù)門電路類型，對所得組合電路的真值表，化簡出邏輯表達式根據(jù)邏輯表達式，畫邏輯圖下一頁上一頁返回實訓2.1 Multisim仿真多數(shù)表決電路2.1.2數(shù)值加法器 加法器是能實現(xiàn)二進制加法邏輯運算的組合邏輯電路。 所謂半加器是指只

49、有被加數(shù)(A)和加數(shù)(B)輸入的一位二進制加法電路。加法電路有兩個輸出，一個是兩數(shù)相加的和(S)，另一個是相加后向高位進位(Co)。根據(jù)半加器定義，得其真值表，如表2一6所示 由真值表得輸出函數(shù)表達式下一頁上一頁返回實訓2.1 Multisim仿真多數(shù)表決電路 顯然，半加器的和函數(shù)S是其輸入A, B的異或函數(shù);進位函數(shù)C0是A和B的邏輯乘。用一個異或門和一個與門即可實現(xiàn)半加器功能。半加器的邏輯圖和邏輯符號如圖2一6所示。2.1.2.2全加器 全加器不僅有被加數(shù)A和加數(shù)B，還有低位來的進位C1作為輸入;三個輸入相加產(chǎn)生全加器兩個輸出，和S即向高位進位Co。根據(jù)全加器功能得真值表見如表2一7。 圖

50、2 -7所示為全加器輸出函數(shù)卡諾圖，由圖可得下一頁上一頁返回實訓2.1 Multisim仿真多數(shù)表決電路 由此可見，和函數(shù)S是三個輸入變量的異或。為了利用和函數(shù)的共同項，進位函數(shù)C0按圖2 -7所示化簡，而不是按最簡與或式化簡，得如圖2一8所示的邏輯圖。 2.1 .2. 3多位二進制加法電路 用全加器可以實現(xiàn)多位二進制加法運算，實現(xiàn)四位二進制加法運算的電路如圖2一9所示。低位進位輸出作為高位進位輸入，這種進位方式稱為異步進位。下一頁上一頁返回實訓2.1 Multisim仿真多數(shù)表決電路2.1.2.4快速進位集成4位加法器74283的應用 1.用74283實現(xiàn)多位二進制數(shù)加法運算 一片74283

51、只能進行4位二進制數(shù)的加法運算，將多片74283進行級聯(lián)，可擴展加法運算的位數(shù)。用2片74283組成的8位二進制數(shù)加法電路如圖2一10所示。 2.用74283實現(xiàn)余3碼到8421 BCD碼的轉(zhuǎn)換 對一個十進制數(shù)符，余3碼比8421 BCD碼多3，要實現(xiàn)余3碼到8421 BCD碼的變換，只需從余3碼中減去3(即0011)利用二進制補碼的概念，很容易實現(xiàn)上述減法。由于0011的補碼為1101,減0011和加1101等效。所以，從74283的A3A0輸入余3碼，B3B0接1101代碼，就能實現(xiàn)相應的轉(zhuǎn)換，其邏輯圖如圖2一11所示。下一頁上一頁返回實訓2.1 Multisim仿真多數(shù)表決電路2.1.2

52、.5減法運算的買現(xiàn) 在數(shù)字電路中，減法運算是通過加法器來實現(xiàn)的。例如，A減B可用A加一B來表示，因此，實現(xiàn)減法的實質(zhì)是負數(shù)的表示問題。二進制運算中，通常用補碼和符號位表示負數(shù)。定義一個無符號數(shù)N的n位自然二進制碼為該數(shù)的原碼，原碼各位取反定義為該數(shù)的反碼，2n減這個數(shù)的原碼定義為該數(shù)的補碼。即下一頁上一頁返回實訓2.1 Multisim仿真多數(shù)表決電路可見，補碼和反碼之間存在以下關(guān)系即一個數(shù)的補碼可將原碼取反后加1。兩數(shù)相減(A一B)可表示為下一頁上一頁返回實訓2.1 Multisim仿真多數(shù)表決電路2.1.2.6加法器的應用 二進制并行加法/減法器，如下圖2一12所示。2.1.3數(shù)值比較器

53、數(shù)值比較器就是對兩個數(shù)A和B的大小進行比較。比較的結(jié)果有A B,AB，等于輸入IA=B 。和小于輸入IA=B 。其引腳分布圖如圖2一15所示，化簡真值表如表2一10。下一頁上一頁返回實訓2.1 Multisim仿真多數(shù)表決電路 4.集成數(shù)值比較器的擴展 利用多片4位數(shù)值比較器的比較輸入，LA B, LA= B和LAB ，可以連接成更多位的數(shù)值比較器，只要將低位芯片的輸出作為高位數(shù)值比較器的比較輸入即可。當高4位數(shù)值比較器輸入相等A7 A6 A5 A4 = B7 B6 B5 B4時，8位數(shù)值比較器的輸出由低4位數(shù)值比較器輸出確定。當高4位數(shù)值比較器輸入不相等時，8位數(shù)值比較器的輸出與低4位數(shù)值比

54、較器輸出無關(guān)。按圖示2一16級聯(lián)方式，可以組成更多位數(shù)值比較器。 圖2一17所示是采用并聯(lián)方式用5片74LS85組成的16位二進制數(shù)比較器將16位按高位至低位分成4組，每組用1片74LS85進行比較，各組的比較是并行的。將每組的比較結(jié)果再經(jīng)1片74LS85進行比較后得出比較結(jié)果。上一頁返回實訓2. 2音量顯示電路2. 2. 1編碼器 在日常生活中，我們會遇到如教室號、學號、身份證號、電話號碼、郵政編碼等，這些一串按規(guī)律編排的數(shù)碼代表某種特定的含義。在數(shù)字電路中，用一定位數(shù)的二進制代碼表示特定信息(如文字、符號等)的過程稱為編碼。實現(xiàn)編碼操作的邏輯電路稱為編碼器。2. 2. 1. 1二進制編碼器

55、1.三位二進制編碼器輸入變量用I0 I7表示，輸出函數(shù)用Y0Y2表示，其真值表見如表2一11下一頁返回實訓2. 2音量顯示電路根據(jù)真值表可得出如下邏輯表達式根據(jù)表達式畫出邏輯圖如圖2一19所示下一頁上一頁返回實訓2. 2音量顯示電路 2.三位二進制優(yōu)先編碼器 在使用二進制編碼器中，當兩個以上信號同時輸入編碼器時將產(chǎn)生錯誤碼輸出。為解決這一問題，對輸入信號依照規(guī)定的先后順序進行編碼，這就是優(yōu)先編碼。在優(yōu)先編碼器中優(yōu)先級別高的信號排斥級別低的，即具有單方面排斥的特性。輸入變量用I0I7表示，設I7的優(yōu)先級別最高，I6次之，依此類推，I0最低輸出函數(shù)用Y0Y2表示，其真值表見表2一12。 根據(jù)真值表

56、可得出如下邏輯表達式下一頁上一頁返回實訓2. 2音量顯示電路下一頁上一頁返回實訓2. 2音量顯示電路根據(jù)表達式畫出邏輯圖如圖2一20所示。 3.集成三位二進制優(yōu)先編碼器74 LS 148 集成三位二進制優(yōu)先編碼器的引腳排列圖和邏輯功能示意圖如圖2一21(a)、(b)所示。2. 2. 1. 2二一十進制編碼器 用4位二進制數(shù)對十進制數(shù)碼09進行編碼的電路稱為二一十進制編碼器，常用的是8421BCD碼。集成10一4線優(yōu)先編碼器74LS147的引角排列圖如圖2一22所示，其真值表見表2一14。下一頁上一頁返回實訓2. 2音量顯示電路2. 2. 1. 3編碼器的功能擴展 常用的優(yōu)先編碼器有CT 114

57、7 , CT 3147 , CT 1148 , CT 4148 , 74LS148國際通用型號有54/74148, 54/74LS148, 54/74 HC148等。它們的輸入、輸出端都分別是10一4線或8一3線。用8一3線優(yōu)先編碼器74 LS 148可擴展成16一4線優(yōu)先編碼器，如圖2 - 23所示下一頁上一頁返回實訓2. 2音量顯示電路2. 2. 2譯碼器 譯碼是編碼的逆過程。譯碼是將二進制代碼按其編碼時的特定含義翻譯為對應的信號。實現(xiàn)譯碼操作的邏輯電路稱為譯碼器。實際上譯碼器就是把一種代碼轉(zhuǎn)換為另一種代碼的電路。它輸入的是二進制或二一十進制代碼，輸出則是對應信息的單元碼。譯碼器分二進制譯

58、碼器、十進制譯碼器及字符顯示譯碼器，各種譯碼器的工作原理類似，設計方法也基本相同。下一頁上一頁返回實訓2. 2音量顯示電路2. 2. 2. 1二進制譯碼器 二進制譯碼器是2n線輸入， 2n線輸出的組合邏輯電路，與n個變量有2n最小項的情形對應，所以也稱為變量譯碼器。常用的有2一4線(CT 4139 ,74LS139)、3一8線(CT 1138、74LS138)、4一16線(CT 1154、74LS154)譯碼器。2. 2. 2. 2二進制譯碼器的功能擴展 由74LS138的真值表知，它只有3個輸人端和8個輸出端，當需要對4位二進制數(shù)進行譯碼時，可以將高位 與低位 相連作為擴展的輸人端A3高位片

59、譯碼器的8個輸出端 即可實現(xiàn)4一16線譯碼器，如圖2 - 25所示。下一頁上一頁返回實訓2. 2音量顯示電路2. 2. 2. 3二一十進制譯碼器 把二一十進制代碼(BCD碼)翻譯成十進制數(shù)字對應的有效電平信號的電路，稱為二一十進制譯碼器。 二一十進制譯碼器的輸入是十進制數(shù)的4位二進制編碼(BCD碼)，分別用A3 , A2, A1, A0表示;輸出的是與10個十進制數(shù)字相對應的10個信號，用Y9 Y0表示。由于二一十進制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。下一頁上一頁返回實訓2. 2音量顯示電路2. 2. 2. 4顯示譯碼器 顯示譯碼器集中譯碼和驅(qū)動顯示于一體。在工程

60、實際中，用BCD七段顯示譯碼器去驅(qū)動七段數(shù)碼顯示器，完成輸入BCD代碼顯示十進制數(shù)碼的任務。 1.七段數(shù)碼顯示器 1)七段數(shù)碼顯示原理 七段數(shù)碼顯示器的種類有許多種，常用的有輝光數(shù)碼管、熒光數(shù)碼管、半導體數(shù)碼管、液晶顯示器等，它們工作原理不同，但顯示原理卻是相同的，都是將0 9十個數(shù)碼，用a, b,c,d,e,f,g個發(fā)光段的不同發(fā)光組合來顯示，如圖2一26所示下一頁上一頁返回實訓2. 2音量顯示電路 2)半導體數(shù)碼顯示管(LE D) 將七個做成條狀的發(fā)光二極管，按“8”字結(jié)構(gòu)連同小數(shù)點“”封裝在一起即成半導體數(shù)碼顯示管。半導體數(shù)碼顯示管電路有兩種接法，共陰極接法和共陽極接法，如圖2 - 27