案例5.1_設計帶有校時功能數(shù)字鬧鐘

1、-PAGE . z案例5.1 設計帶有校時功能的數(shù)字鬧鐘本案例通過一個帶有校時功能的數(shù)字鬧鐘的設計過程的分析，對考生能否將已學過的知識運用到實際中去，是否初步了解設計的要求和步驟，是否熟悉集成電路的使用方法和各種芯片的功能等方面進展評價。一、設計要求：本案例要求設計一個數(shù)字鐘，根本要求為：(1)有時、分的十進制數(shù)顯示秒信號驅動發(fā)光二極管成為將時、分顯示隔開的小數(shù)點。顯示情況如圖29-1所示。(2)計時以1晝夜24h為1個周期。(3)具有校時電路(即有預置數(shù)功能)。任何時候可對數(shù)字鬧鐘進展校準，將其撥至標準時間或其他需要的時間。(4)計時過程中的任意時、分，均能按需要起鬧，鬧鐘每次起鬧時間為35

2、s，并允許用戶在此圍調整。本數(shù)字鐘電路的設計主要是采用TTL集成電路實現(xiàn)組合邏輯與時序邏輯電路的設計，數(shù)字鐘電路的根本工作原理是采用50Hz的220V交流市電作為標準時間源，經(jīng)整形后產生的穩(wěn)定的脈沖信號，作為數(shù)字鐘的時間基準，再經(jīng)分頻器輸出標準秒脈沖。秒計數(shù)器計滿60后向分計數(shù)器進位，分計數(shù)器計滿60后向小時計數(shù)器進位，小時計數(shù)器計滿24后，各計數(shù)器清零，重新計數(shù)。計數(shù)器的輸出經(jīng)譯碼器送顯示器。二、總體設計方案根據(jù)對設計要求的分析，數(shù)字鬧鐘的總體構造應由以下各局部組成：(1)數(shù)字鬧鐘計時的標準信號應是頻率相當穩(wěn)定的IHz秒脈沖，所以要設置標準時間源。(2)數(shù)字鬧鐘計時周期為24h，因此必須設置

3、24h計數(shù)器，它應由模為60的秒計數(shù)器和分計數(shù)器及模為24的時計數(shù)器組成。秒顯示由發(fā)光二極管的亮、暗示意，時和分由七段數(shù)碼管顯示。(3)為使數(shù)字鬧鐘的走時與標準時間一致，校時電路是必不可少的，本例采用開關控制校時方法，直接用秒脈沖先后對時、分、秒計數(shù)器進展校時操作。(4)為使數(shù)字鬧鐘能按用戶需要，在特定時間起鬧，應設置有控制作用的電路及確定何時起鬧的時、分譯碼電路和選擇開關，由用戶自行決定起鬧時、分。鬧鐘的時間每次為35s，通過調節(jié)電路元件參數(shù)來實現(xiàn)。根據(jù)上述分析，數(shù)字鬧鐘的總體方案已經(jīng)明確，可畫出如圖29-2所示的方案框圖。三、電路的組成1. 標準時間源本局部電路確定時鐘的時間基準。本實例是

4、實驗性的課題，為簡便起見，由以下方案來完成：采用50Hz的220V交流市電作為標準時間源，其頻率穩(wěn)定度可達10-224h。其參考電路如圖29-3所示。圖中衰減器可用小型降壓變壓器完成；整形電路由與非門構成的施密特電路完成；而兩級分頻電路由74LS90完成。這樣就得到了驅動TTL電路的秒脈沖信號源。74LS90是一種中規(guī)模的二一五十進制異步計數(shù)器，其部構造是一個二分頻和一個五分頻電路，可以獨立地作為二進制和五進制計數(shù)器使用，同時進展適當?shù)倪B接又可以構成十進制計數(shù)器。74LS90管腳引線如圖29-4，功能表如表29-1所示。表29-1 74LS90功能表復位輸入R01R02置位輸入R91R92時鐘

5、CP輸出QDQCQBQA工作模式1 11 10 00 0 0 00 0 0 0異步清零0 01 11 11 0 0 11 0 0 1異步置數(shù)0 0 0 00 00 0計數(shù)計數(shù)計數(shù)計數(shù)加法計數(shù)74LS90部邏輯電路圖如圖29-5所示，它由四個主從JK觸發(fā)器和一些附加門電路組成，整個電路可分兩局部，其中FA觸發(fā)器構成一位二進制計數(shù)器；FD、FC、FB構成異步五進制計數(shù)器。在74LS90計數(shù)器電路中，設有專用置0端R01、R02和置9端R91、R92，其中置9端R91、R92是供BCD 9的補碼應用設置的。74LS90具有如下的五種根本工作方式：1五分頻：即由FD、FC、和FB組成的異步五進制計數(shù)器

6、工作方式。2十分頻8421碼：將QA與輸入B聯(lián)接，可構成8421碼十分頻電路。3十分頻5421碼：將五進制計數(shù)器的輸出端QD接二進制計數(shù)器的脈沖輸入端A，即可構成5421碼十分頻工作方式。4六分頻：在十分頻8421碼的根底上，將QB端接R01，QC端接R02。其計數(shù)順序為000101，當?shù)诹鶄€脈沖作用后，出現(xiàn)狀態(tài)QCQBQA=110，利用QBQC=11反應到R01和R02的方式使電路置0。5九分頻：QAR1、QDR2，構成原理同六分頻。此外，據(jù)功能表可知，構成上述五種工作方式時，R91、R92端最少應有一端接地；R01、R02端亦必須有一端接地。根據(jù)上述關于74LS90芯片的使用說明，可設計出

7、5分頻和10分頻的電路，它們的計數(shù)輸出狀態(tài)變化如圖29-6所示。將5分頻和10分頻的電路串接起來，就構成了50分頻的電路，可將從整形電路輸出的50Hz脈沖信號變換為1Hz的秒脈沖信號，作為數(shù)字鬧鐘的計時標準信號。分頻電路的電路圖如圖29-7所示。2.計數(shù)、譯碼、顯示電路1時、分、秒計數(shù)器單元電路本實例主要設計三個計數(shù)器，分別對應與時、分、秒的控制。分計數(shù)器和秒計數(shù)器為60進制，時計數(shù)器為24進制，這三個計數(shù)器都采用74LS160芯片組成。秒和分計數(shù)器分別用2位加法計數(shù)器串接而成。它們的個位為十進制，十位為六進制計數(shù)器，個位信號送至十位計數(shù)器，計到60時自動復零。時計數(shù)器也是2位加計數(shù)器，其模為

8、24。當計數(shù)器計到24h時，時、分、秒全部清零。74LS160的引腳接線圖如圖29-8所示，功能如表29-2所示。該芯片為可預置的十進制同步計數(shù)器。表29-2 74LS160功能表輸 入輸出狀態(tài)PTCPD0D1D2D3Q0Q1Q2Q3LLLLLHLd0d1d2d3d0d1d2d3HHHH計數(shù)HHLH保持包括COHHL保持CO=0表中：H-高電平；L-低電平；-任意；-上跳變；d0 d3- D0 D3的穩(wěn)態(tài)輸入電平。根據(jù)74LS160的功能表和對芯片引腳功能的說明，可設計出秒、分、時計數(shù)器電路如圖29-9所示2譯碼、顯示電路在圖29-9中，還畫出了譯碼、顯示電路譯碼器由4片74LS49組成，每1

9、片74LS49驅動1只數(shù)碼管，顯示時和分。74LS49為集電極開路輸出的BCD七段譯碼器、驅動器，輸出端ag為高電平有效，可驅動燈緩沖器或共陰極的LED數(shù)碼管。74LS49的引腳和邏輯符號如圖29-10所示，功能表如表29-3所示。表29-3 74LS49功能表十進數(shù)或功能輸 入輸 出DCBABIabcdefg0LLLLHHHHHHHL1LLLHHLHHLLLL2LLHLHHHLHHLH3LLHHHHHHHLLH4LHLLHLHHLLHH5LHLHHHLHHLHH6LHHLHLLHHHHH7LHHHHHHHLLLL8HLLLHHHHHHHH9HLLHHHHHLLHH10HLHLHLLLHHLH

10、11HLHHHLLHHLLH12HHLLHLHLLLHH13HHLHHHLLHLHH14HHHLHLLLHHHH15HHHHHLLLLLLLBILLLLLLLL當為低電平時，不管其它輸入端狀態(tài)如何，ag均為低電平。當要求輸出015時，消隱輸入端)應為高電平或開路。ag7段輸出與數(shù)碼管顯示字符的關系如圖29-11所示。3.數(shù)字鬧鐘的時、分快速校驗電路校時功能是數(shù)字鐘必備的根本功能，為電路簡單，本例中只進展時和分的校時。帶校時功能的計數(shù)電路如圖29-13所示。4.起鬧電路數(shù)字鬧鐘的起鬧電路，可由3個局部組成。它包括起鬧控制電路、起鬧定時電路和起鬧可控振蕩器。1 起鬧控制電路起鬧控制電路要在時、分規(guī)

11、定的時間起鬧，主要是設置譯碼電路翻譯出所需的起鬧時間。譯碼器的地址輸入是時、分計數(shù)器的有關狀態(tài)輸出，而譯碼器的輸出經(jīng)開關S1、S2、S3、S4可選擇時和分。當鬧鐘的實際計時時間符合所選擇的起鬧時間時產生-個起鬧控制信號高電平。起鬧控制電路原理圖如圖29-14所示。起鬧控制電路中的譯碼器根據(jù)時、分計數(shù)器個位和十位的計數(shù)圍不同，分別選用不同的譯碼電路。時、分計數(shù)器的十位計數(shù)圍分別是02或05，因此可選用3-8譯碼器74LS138；而時、分計數(shù)器的個位都是十進制，要選用4-16譯碼器或BCD-十進制譯碼器，本實例中選用的是BCD-十進制譯碼器74LS42。74LS42的引腳接線圖和功能表如圖29-1

12、5所示。74LS138的引腳接線圖和功能表如圖29-16所示。2 起鬧定時電路起鬧定時電路根據(jù)每次起鬧時間在35s圍可調這一要求，選用中規(guī)模集成電路的單穩(wěn)態(tài)電路SN74121來實現(xiàn)。其定時時間的長短可由元件參數(shù)的改變來實現(xiàn)。SN74121為具有施密特觸發(fā)器輸入的單穩(wěn)態(tài)觸發(fā)器，可由正跳變觸發(fā)，也可由負跳變觸發(fā)。其正觸發(fā)輸入端TR+)采用了施密特觸發(fā)器，因此，有較高的抗擾度。又由于部有鎖存電路，故對電源Vcc也有較高的抗擾度。SN74121的引腳圖、功能表如圖29-17所示，引出端符號說明如表29-4所示。表29-4 SN74121引出端符號說明符號說明符號說明Q正脈沖輸出端Re*t/Ce*t外接電阻/電容端負脈沖輸出端Rint電阻端TR+正觸發(fā)輸入端Ce*t外接電容端正TR-(A),TR-(B)負觸發(fā)輸入端NC空端以SN74121設計的起鬧定時電路如圖29-18所示。圖中開關S7用于選擇是否需要起鬧。(3)起鬧可控振蕩器起鬧可控振蕩器可用集電