湖南理工學(xué)院《數(shù)字電路》考試試題

1、 信息與通信工程 學(xué)院數(shù)字電路課程考試試題（A）時量： 120分鐘，總分 100 分，考試形式：閉卷填空題（每題2分，共20分）( 5E.C)16=( )2=( )8(24 )10=( )8421BCD=( )余3碼已知X = 11000，X原 = ，X反 = ，X補= 。由于 具有任意兩個相鄰數(shù)只有一位碼不同的特點，所以在數(shù)據(jù)在按照升序或降序變化時，不會產(chǎn)生錯誤代碼。已知，根據(jù)用反演規(guī)則，為 。一個基本RS觸發(fā)器在正常工作時，不允許輸入R、S同時=1，因此它的約束條件是 。256K8的ROM，有數(shù)據(jù)線 根，地址線 根。 施密特觸發(fā)器有 個穩(wěn)定狀態(tài)；單穩(wěn)態(tài)觸發(fā)器有 個穩(wěn)定狀態(tài)和 個暫穩(wěn)態(tài)；多諧

2、振蕩器有 個暫穩(wěn)態(tài)。將模擬信號轉(zhuǎn)換為數(shù)字信號應(yīng)采用轉(zhuǎn)換器。將數(shù)字轉(zhuǎn)換成為模擬信號應(yīng)采用 轉(zhuǎn)換器。并行比較型A/D轉(zhuǎn)換器、逐次比較型A/D轉(zhuǎn)換器、雙積分型A/D轉(zhuǎn)換器中，轉(zhuǎn)換速度最快的是 ；抗干擾能力最強的是 。單項選擇題（每題2分，共20分）在 輸入情況下，“與非”運算的結(jié)果是邏輯0。A全部輸入是0B. 任一輸入是0C僅一輸入是0D.全部輸入是1可編程邏輯陣列PLA電路如圖所示，則輸出表達(dá)式是 。A. B.C. D. 電路如圖，AB為 時，當(dāng)輸入變量C發(fā)生變化時，可能產(chǎn)生錯誤的“0”。A. 00B. 01C. 10D. 11具有置0、置1、保持、變反功能的觸發(fā)器是 。A. T觸發(fā)器 B. D觸

3、發(fā)器 C. JK觸發(fā)器 D. RS觸發(fā)器74HC74是雙D觸發(fā)器，如圖是74HC74中的1個D觸發(fā)器，其中引腳是 。A. 直接置1端B. 直接置0端C. 脈沖輸入端D. 脈沖輸出端欲使D觸發(fā)器按工作，應(yīng)使輸入端D與 相連。A. 0B. 1C. QD. 某電視機水平-垂直掃描發(fā)生器需要一個分頻器將31500HZ的脈沖轉(zhuǎn)換為60HZ的脈沖，欲構(gòu)成此分頻器需要一個計數(shù)為 的計數(shù)器。A. 10B. 60C. 525D. 31500正常工作時，只能讀出不能寫入的存儲器是 。A. RAMB. ROMC. RAM和ROMD. 沒有 存儲器在讀/寫的同時需要進(jìn)行數(shù)據(jù)刷新。A. 靜態(tài)RAMB. 動態(tài)RAMC.

4、ROMD. 沒有設(shè)多諧振蕩器的高電平寬度和低電平寬度分別為TH和TL，則脈沖波形的占空比為 。 ATH/(TH+TL) BTL/TH+TL) CTH/TL DTL/TH綜合題（每題7分，共28分）證明： 如圖所示n個三態(tài)門作總線傳輸，D1、D2、 Dn為數(shù)據(jù)輸入端，CS1、CS2、 CSn為三態(tài)控制端，試問：(1)CS信號如何進(jìn)行控制，以便輸入數(shù)據(jù)正常傳輸；(2)CS信號能否有兩個或兩個以上有效，若如此會怎樣？ (3)CS 均無效，總線處于什么狀態(tài)？由石英晶體振蕩電路構(gòu)成的雙相時鐘發(fā)生器如圖1所示，石英晶體振蕩電路輸出波形為圖2的A所示，試根據(jù)圖2的A畫出Q、1、2。 圖1 圖2什么叫D/A轉(zhuǎn)

5、換器？12位D/A轉(zhuǎn)換器與10位D/A轉(zhuǎn)換器比較，哪一個分辨率高？如果已知某D/A轉(zhuǎn)換器滿刻度輸出電壓為1V，試問要求1mV的分辨率，其輸入數(shù)字量的位數(shù)n至少是多少位？分析與設(shè)計題（每題8分，共32分。）如圖所示電路，試寫出L的表達(dá)式，并根據(jù)輸入A、B的波形，畫出對應(yīng)的L波形。 設(shè)計一個三變量一致電路（三變量一致時，輸出為1，三變量不一致時，輸出為0）。要求：.列出真值表； = 2 * GB3 .寫出邏輯函數(shù)的與-或表達(dá)式； = 3 * GB3 .畫出邏輯電路圖（用與非門構(gòu)成邏輯電路）。74LVC161是具有異步清0功能的4位二進(jìn)制計數(shù)器。功能表和邏輯符號如圖。增加必要的邏輯門實現(xiàn)11進(jìn)制計數(shù)器，畫出設(shè)計的電路。 分析如圖所示時序