時序電路的分析與設計課件

1、時序電路的分析與設計 1 時序電路概述 2 同步時序邏輯電路的分析 3 異步時序電路的分析方法 4 同步時序電路的設計方法 1 時序邏輯電路概述 1.1 時序電路的特點 邏輯電路分為兩類：一類是組合邏輯電路，另一類是時序邏輯電路。在組合邏輯電路中，任一時刻的輸出僅與該時刻輸入變量的取值有關(guān)，而與輸入變量的歷史情況無關(guān)；在時序邏輯電路中，任一時刻的輸出不僅與該時刻輸入變量的取值有關(guān)，而且與電路的原狀態(tài)，即與過去的輸入情況有關(guān)。 與組合邏輯電路相比，時序邏輯電路的特點：1、時序邏輯電路包含組合邏輯電路和存儲電路兩部分，存儲電路具有記憶功能，通常由觸發(fā)器組成。2、存儲電路的狀態(tài)反饋到組合邏輯電路的輸

2、入端，與外部輸入信號共同決定組合邏輯電路的輸出。組合邏輯電路的輸出除包含外部輸出外，還包含連接到存儲電路的內(nèi)部輸出，它將控制存儲電路狀態(tài)的轉(zhuǎn)移。 圖 6-1 時序邏輯電路的結(jié)構(gòu)框圖 在圖6-1時序邏輯電路的結(jié)構(gòu)框圖中，X（x1, x2, , xn）為外部輸入信號； Q（q1, q2, , qj）為存儲電路的狀態(tài)輸出， 也是組合邏輯電路的內(nèi)部輸入；Z（z, z2, , zm）為外部輸出信號；Y（y1, y2, , yk）為存儲電路的激勵信號，也是組合邏輯電路的內(nèi)部輸出。在存儲電路中，每一位輸出qi(i = 1, 2, ，j )稱為一個狀態(tài)變量， j個狀態(tài)變量可以組成2j個不同的內(nèi)部狀態(tài)。時序邏輯

3、電路對于輸入變量歷史情況的記憶就是反映在狀態(tài)變量的不同取值上，即不同的內(nèi)部狀態(tài)代表不同的輸入變量的歷史情況。 其中，第一個方程組稱為輸出方程，第二個方程組稱為驅(qū)動方程（或激勵方程）, 第三個方程組稱為狀態(tài)方程。方程中的上標n和n+1表示相鄰的兩個離散時間（或稱相鄰的兩個節(jié)拍），如 表示存儲電路中每個觸發(fā)器的當前狀態(tài)（也稱現(xiàn)狀態(tài)或原狀態(tài)）， 表示存儲電路中每個觸發(fā)器的新狀態(tài)（也稱下一狀態(tài)或次狀態(tài)）。 以上三個方程組可寫成如下形式： 可以看出：時序邏輯電路某時刻的輸出Zn決定于該時刻的外部輸入Xn和內(nèi)部狀態(tài)Qn；而時序邏輯電路的下一狀態(tài)Qn+1同樣決定于Xn和Qn。時序邏輯電路的工作過程實質(zhì)上就是

4、在不同的輸入條件下，內(nèi)部狀態(tài)不斷更新的過程。 以上三個方程人們習慣寫成如下形式： 1.2 時序電路分類 圖 6-2 同步二進制加法計數(shù)器 圖 6-3 異步二進制加法計數(shù)器 時序電路按輸出信號的特點又可以分為米里（Mealy）型和摩爾(Moore)型時序電路兩種。Mealy型時序電路的輸出函數(shù)為 Z= F（X，Q），即某時刻的輸出決定于該時刻的外部輸入X和內(nèi)部狀態(tài)Q，如圖6-4所示的Mealy型串行加法器電路。在該電路中，ai、bi為串行數(shù)據(jù)輸入，si為串行數(shù)據(jù)輸出，si=ai+bi+ci-1，或si= ai+bi+Q。Moore型時序電路的輸出函數(shù)為 Z = F（Q），如圖6-5所示的Moor

5、e型串行加法器電路。在該電路中串行數(shù)據(jù)輸出si=Q1。Mealy型串行加法器電路和Moore型串行加法器電路具有相同的邏輯功能，但Moore型串行加法器電路的輸出比Mealy型串行加法器的輸出遲一個節(jié)拍。 圖 6-4 Mealy型串行加法器電路 圖 6-5 Moore型串行加法器電路 1.3 時序電路的功能描述 1. 邏輯方程式 2. 狀態(tài)轉(zhuǎn)移表 狀態(tài)轉(zhuǎn)移表也稱狀態(tài)遷移表或狀態(tài)表，是用列表的方式來描述時序邏輯電路輸出Z、次態(tài)Qn+1和外部輸入X、現(xiàn)態(tài)Q之間的邏輯關(guān)系。 表 6-1 Mealy型時序電路狀態(tài)表 表 6-2 Moore型時序電路狀態(tài)表 表 6-3 Moore 型電路簡化狀態(tài)表 3.

6、 狀態(tài)圖 圖 6-6 時序邏輯電路狀態(tài)圖 4. 時序圖 時序圖即為時序電路的工作波形圖，它以波形的形式描述時序電路內(nèi)部狀態(tài)Q、外部輸出Z隨輸入信號X變化的規(guī)律， 其具體畫法將在下面討論。 以上幾種同步時序邏輯電路功能描述的方法，各有特點，但實質(zhì)相同，且可以相互轉(zhuǎn)換，它們都是同步時序邏輯電路分析和設計的主要工具。 2 同步時序邏輯電路的分析 2.1 同步時序邏輯電路的一般分析方法 根據(jù)邏輯圖求出時序電路的輸出方程和各觸發(fā)器的激勵方程。 根據(jù)已求出的激勵方程和所用觸發(fā)器的特征方程， 獲得時序電路的狀態(tài)方程。 根據(jù)時序電路的狀態(tài)方程和輸出方程， 建立狀態(tài)轉(zhuǎn)移表， 進而畫出狀態(tài)圖和波形圖。 分析電路的

7、邏輯功能。 【 例 6-1 】分析圖6-7 所示同步時序電路的邏輯功能。圖 6-7 例 6-1 時序邏輯電路 求輸出方程和激勵方程。 求狀態(tài)方程。 列狀態(tài)表， 畫狀態(tài)圖。 表 6-4 例 6-1 時序電路狀態(tài)表 圖 6-8 例 6-1 次態(tài)與輸出卡諾圖圖 6-9 例 6-1 狀態(tài)圖 畫波形圖。 設Q1Q0的初始狀態(tài)為00，輸入變量X的波形如圖6-10第二行所示。根據(jù)表6-4狀態(tài)表即可畫出波形圖。例如第一個CP來到前X=0，Q1Q0=00，從表中查出 ， 因此在畫波形時應在第一個CP來到后使Q1Q0進入01。以此類推，即可以畫出Q1Q0的整體波形如圖6-10第三、 四行所示。外部輸出 ，它是組合

8、電路的即時輸出，只要外部輸入或內(nèi)部狀態(tài)一變化，外部輸出Z就會跟著改變，畫波形時要特別注意。 圖 6-10 例 6-1 時序圖 邏輯功能分析。 從以上分析可以看出，當外部輸入X=0時，狀態(tài)轉(zhuǎn)移按0001101100規(guī)律變化，實現(xiàn)模4加法計數(shù)器的功能；當X=1時，狀態(tài)轉(zhuǎn)移按0011100100規(guī)律變化，實現(xiàn)模4減法計數(shù)器的功能。所以，該電路是一個同步模4可逆計數(shù)器。X為加/減控制信號，Z為借位輸出。 【 例 6-2 】 分析圖6-11 所示同步時序電路的邏輯功能。圖 6-11 例 6-2 時序邏輯電路 D2=Q1, D1=Q0，Z2=Q2， Z1=Q1, Z0=Q0 解： 求輸出方程和激勵方程。

9、求狀態(tài)方程。 列狀態(tài)表， 畫狀態(tài)圖。 表 6-5 例 6-2 時序邏輯電路狀態(tài)表 圖 6-12 例 6-2 狀態(tài)圖 畫波形圖。 圖 6-13 例 6-2 波形圖 邏輯功能分析。 從以上分析可以看出，該電路在CP脈沖作用下，把寬度為T的脈沖以三次分配給Q0、 Q和Q2各端，因此，該電路是一個脈沖分配器。由狀態(tài)圖和波形圖可以看出，該電路每經(jīng)過三個時鐘周期循環(huán)一次，并且該電路具有自啟動能力。 2.2 典型時序邏輯電路的分析 1. 寄存器和移位寄存器 1) 寄存器 寄存器用于寄存一組二進制代碼，它被廣泛用于各類數(shù)字系統(tǒng)和數(shù)字計算機中。因為一個觸發(fā)器能存儲一位二進制代碼， 所以用n個觸發(fā)器組成的寄存器能

10、存儲一組n位二進制代碼。對寄存器中使用的觸發(fā)器只要求具有置1、置0的功能即可， 因而無論是用基本RS結(jié)構(gòu)的觸發(fā)器，還是用數(shù)據(jù)鎖存器、主從結(jié)構(gòu)或邊沿觸發(fā)結(jié)構(gòu)的觸發(fā)器，都能組成寄存器。 (1) 二拍接收四位數(shù)據(jù)寄存器 圖6-14是由基本RS觸發(fā)器構(gòu)成的二拍接收四位數(shù)據(jù)寄存器。當清0端為邏輯1，接收端為邏輯0時，寄存器保持原狀態(tài)。 當需將四位二進制數(shù)據(jù)存入數(shù)據(jù)寄存器時，需二拍完成：第一拍，發(fā)清0信號（一個負向脈沖），使寄存器狀態(tài)為0（Q3Q2Q1Q0=0000）；第二拍，將要保存的數(shù)據(jù)D3D2D1D0送數(shù)據(jù)輸入端（如D3D2D1D0=1101），再送接收信號（一個正向脈沖），要保存的數(shù)據(jù)將被保存在數(shù)

11、據(jù)寄存器中（Q3Q2Q1Q0=1101）。從該數(shù)據(jù)寄存器的輸出端Q3Q2Q1Q0可獲得被保存的數(shù)據(jù)。 圖 6-14 二拍接收四位數(shù)據(jù)寄存器 (2) 單拍接收四位數(shù)據(jù)寄存器 圖6-15是由數(shù)據(jù)鎖存器構(gòu)成的單拍接收四位數(shù)據(jù)寄存器。 當接收端為邏輯0時，寄存器保持原狀態(tài)；當需將四位二進制數(shù)據(jù)存入數(shù)據(jù)寄存器時，單拍即能完成將要保存的數(shù)據(jù)D3D2D1D0送數(shù)據(jù)輸入端（如D3D2D1D0=1101），再送接收信號（一個正向脈沖），要保存的數(shù)據(jù)將被保存在數(shù)據(jù)寄存器中（Q3Q2Q1Q0=1101）。同樣從數(shù)據(jù)寄存器的輸出端Q3Q2Q1Q0可獲得被保存的數(shù)據(jù)。 對于功能完善的觸發(fā)器，如主從JK觸發(fā)器、維持阻塞式

12、D觸發(fā)器等，都可構(gòu)成這類數(shù)據(jù)寄存器。 圖 6-15 單拍接收四位數(shù)據(jù)寄存器 2) 移位寄存器 對于串行數(shù)據(jù)，則采用移位寄存器輸入并加以保存。移位寄存器的功能和電路形式較多，按移位方向來分有左向移位寄存器、右向移位寄存器和雙向移位寄存器；按接收數(shù)據(jù)的方式可分串行輸入和并行輸入；按輸出方式可分串行輸出和并行輸出。 (1) 單向移位寄存器 圖6-16所示電路是由維持阻塞式D觸發(fā)器組成的四位單向移位（右移）寄存器。在該電路中，Ri為外部串行數(shù)據(jù)輸入（或稱右移輸入），Ro為外部輸出（或稱移位輸出），輸出端Q3Q2Q1Q0為外部并行輸出，CP為時鐘脈沖輸入端（或稱移位脈沖輸入端，也稱位同步脈沖輸入端），

13、清0端信號將使寄存器清0（ Q3Q2Q1Q0 =0000）。在該電路中， 各觸發(fā)器的激勵方程為 或 圖 6-16 四位單向移位(右移)寄存器 設輸入Ri=1011，則清0后在移位脈沖CP的作用下，移位寄存器中數(shù)碼移動的情況如表6-6所示，各觸發(fā)器輸出端Q3Q2Q1Q0的波形如圖6-17所示。 表 6-6 移存器數(shù)碼移動狀況 圖 6-17 移位寄存器工作波形圖 (2) 雙向移位寄存器 圖 6-18 四位雙向移位寄存器 圖6-18所示電路是由維持阻塞式D觸發(fā)器組成的四位雙向移位寄存器。在該電路中，Q5為右移串行輸入，Q0為左移串行輸入，Q1為右移串行輸出，Q4為左移串行輸出，輸出端Q4Q3Q2Q1

14、為并行輸出端，CP為移位脈沖輸入端，D4D3D2D1為并行數(shù)據(jù)輸入端，M端為工作方式控制端，清0端信號將使寄存器清0（ Q4Q3Q2Q1 =0000），接收信號將并行輸入數(shù)據(jù)D4D3D2D1寫入到移位寄存器中。 本電路采用二拍接收并行數(shù)據(jù)的工作方式。 由邏輯電路圖可以寫出組合電路的輸出函數(shù)和激勵函數(shù)。 對于由k級觸發(fā)器構(gòu)成的移位寄存器來講，其激勵函數(shù)和次態(tài)方程分別為 當M=1時， 電路實現(xiàn)右移功能。 當M=0時， 電路實現(xiàn)左移功能。 2. 計數(shù)器 計數(shù)器的主要功能是累計輸入脈沖的個數(shù)。它不僅可以用來計數(shù)、 分頻， 還可以對系統(tǒng)進行定時、順序控制等， 是數(shù)字系統(tǒng)中應用最廣泛的時序邏輯部件之一。計

15、數(shù)器是一個周期性的時序電路，其狀態(tài)圖有一個閉合環(huán)，閉合環(huán)循環(huán)一次所需要的時鐘脈沖的個數(shù)稱為計數(shù)器的模值M。由n個觸發(fā)器構(gòu)成的計數(shù)器，其模值M一般應滿足2n-1M2n。 計數(shù)器有許多不同的類型。按時鐘控制方式來分，有異步、同步兩大類； 按計數(shù)過程中數(shù)值的增減來分，有加法、減法、可逆計數(shù)器三類；按模值來分，有二進制、十進值和任意進制計數(shù)器。 表 6-7 計數(shù)器分類 1) 同步二進制加法計數(shù)器 圖 6-19 同步二進制加法計數(shù)器 電路的輸出函數(shù)和控制函數(shù)為： 將控制函數(shù)代入T觸發(fā)器的特征方程 ， 可得狀態(tài)轉(zhuǎn)移函數(shù)： 表 6-8 同步二進制加法計數(shù)器狀態(tài)表 圖 6-20 同步二進制加法計數(shù)器狀態(tài)圖 圖

16、 6-21 同步二進制加法計數(shù)器波形圖 2) 同步十進制可逆計數(shù)器（加減控制式） 圖 6-22 同步十進制可逆計數(shù)器 由邏輯電路可以寫出其輸出函數(shù)和激勵函數(shù)為 由T觸發(fā)器的特征方程（Qn+1=TQ）和其激勵函數(shù)可求得各觸發(fā)器的狀態(tài)方程。但由T觸發(fā)器的特征表已知：當T=1時，觸發(fā)器發(fā)生狀態(tài)轉(zhuǎn)換；當T=0時，觸發(fā)器保持原狀態(tài)， 因此，根據(jù)Ti及Qi的取值可直接求得 。由此，可得到該電路有效狀態(tài)的轉(zhuǎn)移情況如表6-9所示。根據(jù)表6-9可畫出有效狀態(tài)轉(zhuǎn)移圖如圖6-23所示。當M=1、初始狀態(tài)為全0時的工作波形如圖6-24所示。該電路具有多余狀態(tài)，對多余狀態(tài)的檢查如表6-10所示，不難看出該電路具有自啟動

17、特性。 表 6-9 同步十進制可逆計數(shù)器狀態(tài)表一（有效狀態(tài)) 續(xù)表 圖 6-23 同步十進制可逆計數(shù)器狀態(tài)圖 圖 6-24 可逆計數(shù)器M=1時的波形圖表 6-10 同步十進制可逆計數(shù)器狀態(tài)表二（無效狀態(tài)) 3. 脈沖分配器 圖 6-25 脈沖分配器(a) 邏輯電路圖； (b) 狀態(tài)圖； (c) 工作波形圖 由電路可寫出輸出函數(shù)和激勵函數(shù)為 結(jié)合JK觸發(fā)器的特征方程 ， 可得新狀態(tài)方程： 由輸出函數(shù)和新狀態(tài)方程可得狀態(tài)轉(zhuǎn)換表如表6-11，狀態(tài)轉(zhuǎn)換圖和工作波形分別如圖6-25（b）、（c）所示。由工作波形圖可清楚地看到，電路在時鐘脈沖的作用下，按一定順序輪流地輸出脈沖信號。由于電路能在時鐘脈沖作用

18、下將脈沖信號按順序分配到各個輸出端，故稱其為脈沖分配器。 表 6-11 脈沖分配器狀態(tài)表 4. 序列信號發(fā)生器 圖6-26(a) 所示為序列信號發(fā)生器的邏輯電路圖。由圖可見，該電路由三個D觸發(fā)器構(gòu)成的移位寄存器和與非門構(gòu)成的組合電路組成。由電路可寫出其輸出函數(shù)和激勵函數(shù)分別為 結(jié)合D觸發(fā)器的特征方程Qn+1=D，可得新狀態(tài)方程： 圖 6-26 序列信號發(fā)生器(a) 邏輯電路圖； (b) 狀態(tài)圖； (c) 工作波形圖 表 6-12 序列信號發(fā)生器的狀態(tài)表 3 異步時序電路的分析方法 圖 6-27 異步十進制加法計數(shù)器 由電路可寫出其輸出函數(shù)和激勵函數(shù)為： 結(jié)合JK觸發(fā)器的特征方程 ，可得新狀態(tài)方

19、程：式中的CPi表示時鐘信號，它不是一個邏輯變量。對下降沿動作的觸發(fā)器而言，CPi=1僅表示輸入端有下降沿到達；對上升沿動作的觸發(fā)器而言，CPi=1僅表示輸入端有上升沿到達; CPi=0表示沒有時鐘信號有效沿到達，觸發(fā)器保持原狀態(tài)不變。該電路的狀態(tài)表（表6-13）須逐步完成，因為該狀態(tài)表是針對CP0而列，CP0僅加到FF0。因此，首先求出FF0的狀態(tài)轉(zhuǎn)換關(guān)系，從而就獲得了CP1（CP3）的變化情況；再求出FF1和FF3的狀態(tài)轉(zhuǎn)換關(guān)系，也獲得了CP2的變化情況；最后求出FF2的狀態(tài)轉(zhuǎn)換關(guān)系。 例如，當Q3Q2Q1Q0=0111時，CP0到達（下降沿）， CP1(CP3)產(chǎn)生下降沿，可求得 ， ，

20、此時CP2也產(chǎn)生下降沿，因而可求出 。這樣，當Q3Q2Q1Q0=0111，CP0到達后，新狀態(tài)為Q3Q2Q1Q0=1000。由狀態(tài)表6-13可畫出脈沖異步十進制加法計數(shù)器的狀態(tài)圖如圖6-28所示。由狀態(tài)圖可以看出，該電路是一個十進制加法計數(shù)器，并具有自啟動能力。圖6-29為該電路的工作波形圖，圖中標出了第八個時鐘脈沖到達后，各觸發(fā)器的狀態(tài)轉(zhuǎn)換過程。 圖 6-28 異步十進制加法計數(shù)器狀態(tài)圖 圖 6-29 脈沖異步十進制加法計數(shù)器工作波形圖 4 同步時序電路的設計方法 圖 6-30 同步時序電路設計過程 4.1 建立原始狀態(tài)圖和狀態(tài)表 根據(jù)設計命題要求初步畫出的狀態(tài)圖和狀態(tài)表，稱為原始狀態(tài)圖和原

21、始狀態(tài)表，它們可能包含多余狀態(tài)。從文字描述的命題到原始狀態(tài)圖的建立往往沒有明顯的規(guī)律可循，因此，在時序電路設計中這是較關(guān)鍵的一步。畫原始狀態(tài)圖、列原始狀態(tài)表一般按下列步驟進行： 分析題意， 確定輸入、 輸出變量。 設置狀態(tài)。 首先確定有多少種信息需要記憶， 然后對每一種需要記憶的信息設置一個狀態(tài)并用字母表示。 確定狀態(tài)之間的轉(zhuǎn)換關(guān)系， 畫出原始狀態(tài)圖， 列出原始狀態(tài)表。 【例6-3】 建立“111”序列檢測器的原始狀態(tài)圖和原始狀態(tài)表。 該電路的功能是當連續(xù)輸入三個或三個以上“1”時， 電路輸出為1，否則輸出為0。 解： 確定輸入變量和輸出變量。 設該電路的輸入變量為X， 代表輸入串行序列，輸出

22、變量為Z，表示檢測結(jié)果。根據(jù)設計命題的要求，可分析出輸入X和輸出Z之間的關(guān)系為 X 011011111011Z 000000111000 設置狀態(tài)。 狀態(tài)是指需要記憶的信息或事件，由于狀態(tài)編碼還沒有確定，所以它用字母或符號來表示。分析題意可知，該電路必須記住以下幾件事：收到了一個1；連續(xù)收到了兩個1；連續(xù)收到了三個1。因此，加上初始狀態(tài)，共需四個狀態(tài)，并規(guī)定如下： S0： 初始狀態(tài)， 表示電路還沒有收到一個有效的1。 S1： 表示電路收到了一個1的狀態(tài)。 S2： 表示電路收到了連續(xù)兩個1的狀態(tài)。 S3： 表示電路收到了連續(xù)三個1的狀態(tài)。 畫狀態(tài)圖，列狀態(tài)表。 以每一個狀態(tài)作為現(xiàn)態(tài)，分析在各種輸入條件下電路應轉(zhuǎn)向的新狀態(tài)和輸出。該電路有一個輸入變量X，因此，每個狀態(tài)都有兩條轉(zhuǎn)移線，畫狀態(tài)圖時應先從初始狀態(tài)S0出發(fā) 當電路處于S0狀態(tài)時，若輸入X=0，則輸出Z=0，