數(shù)字電子技術(shù)基礎(chǔ)第3章課件

1、數(shù)字電子技術(shù)基礎(chǔ) 1第3章 組合邏輯電路 2第3章 組合邏輯電路 概述3.1 組合電路的基本分析方法和設(shè)計方法3.2 加法器和數(shù)值比較器3.3 編碼器和譯碼器3.4 數(shù)據(jù)選擇器和分配器3.5 用中規(guī)模集成電路實現(xiàn)組合邏輯函數(shù)3.6 只讀存儲器3.7 組合電路中的競爭冒險3一、組合邏輯電路的特點邏輯功能的特點：任意時刻的穩(wěn)定輸出僅僅取決于當(dāng)時的輸入信號，而與電路原來的狀態(tài)無關(guān)。 組合邏輯電路的一般結(jié)構(gòu)如圖所示。組合邏輯電路的概述 電路結(jié)構(gòu)的特點： 1、由門電路組合而成，不包含任何記憶元件； 2、信號是單向傳輸?shù)模淮嬖谳敵龅捷斎氲姆答伝芈?。組合邏輯電路I輸入I0In-1I1Y0Ym-1Y1Y輸出

2、Y0=F0(I0,I1,In-1)Y1=F1(I0,I1,In-1) Ym-1=Fm-1(I0,I1,In-1) 數(shù)字邏輯電路分為組合邏輯電路和時序邏輯電路4二、組合電路邏輯功能的表示方法 用來表示邏輯函數(shù)的幾種方法邏輯圖、真值表、卡諾圖、邏輯表達(dá)式及時間圖等，都可以用來表示組合電路的邏輯功能。 三、組合邏輯電路的分類 1、按照邏輯功能特點不同劃分：加法器、比較器、編碼器、譯碼器、數(shù)據(jù)選擇器和分配器、只讀存儲器等。 2、按照使用基本開關(guān)元件不同劃分：CMOS、TTL等。 3、按照集成度不同劃分：SSI（Small Scale IC，小規(guī)模集成電路 ）、MSI （Medium Scale IC，

3、中規(guī)模集成電路 ） 、LSI （Large Scale IC，大規(guī)模集成電路 ） 、VLSI （Very Large Scale IC，超大規(guī)模集成電路 ）等。5 3.1 組合電路的基本分析方法和設(shè)計方法 一、分析方法 根據(jù)給定的邏輯圖寫出輸出函數(shù)的邏輯表達(dá)式。 化簡邏輯表達(dá)式，求出輸出函數(shù)的最簡與或表達(dá)式。 列出輸出函數(shù)的真值表。 描述電路的邏輯功能。 所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求出電路的邏輯功能。 3.1.1 組合電路的基本分析方法 給定組合邏輯電路寫輸出邏輯表達(dá)式化簡分析其功能列出真值表分析其功能6二、分析舉例：解 ： 、根據(jù)邏輯圖寫輸出邏輯表達(dá)式并化簡1：組合邏

4、輯電路如圖，試分析其邏輯功能。、根據(jù)邏輯表達(dá)式列真值表、由真值表分析邏輯功能當(dāng)AB相同時，輸出為0當(dāng)AB相異時，輸出為1異或功能。&YAB01100 00 11 01 1YA B7分析舉例2：分析圖中所示電路的邏輯功能，輸入信號A、B、C、D是一組二進(jìn)制代碼。&ABCDY解1. 逐級寫輸出函數(shù)的邏輯表達(dá)式WX2. 化簡3. 列真值表A B C DA B C DYY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111

5、111000000004. 功能說明：當(dāng)輸入四位代碼中 1 的個數(shù)為奇數(shù)時輸出為 1，為偶數(shù)時輸出為 0 檢奇電路。8解：、根據(jù)邏輯圖寫輸出邏輯表達(dá)式練習(xí)：1、組合邏輯電路如圖，試分析其邏輯功能。Y31111ABCYY1Y21、化簡邏輯表達(dá)式電路的輸出Y只與輸入A、B有關(guān)，而與輸入C無關(guān)。Y和A、B的邏輯關(guān)系為與非運算的關(guān)系。、電路的邏輯功能92：試分析圖示電路的邏輯功能。解：第一步：由邏輯圖可以寫輸出F的邏輯表達(dá)式為： 10第二步：原式可變換為 第四步：確定電路的邏輯功能。 由真值表可知，三個變量輸入，只有兩個及兩個以上變量取值為1時，輸出才為1?？梢婋娐房蓪崿F(xiàn)多數(shù)表決邏輯功能。第三步：列出

6、真值表如表所示。ABCF0000010000100111100010111101111111 3.1.2 組合電路的基本設(shè)計方法 一、設(shè)計方法 根據(jù)要求，設(shè)計出適合需要的組合邏輯電路應(yīng)該遵循的基本步驟，可以大致歸納如下： 1、進(jìn)行邏輯抽象 分析設(shè)計要求，確定輸入、輸出信號及它們之間的因果關(guān)系。 設(shè)定變量，即用英文字母表示有關(guān)輸入、輸出信號，表示輸入信號者稱為輸入變量，有時也簡稱為變量，表示輸出信號者稱為輸出變量，有時也稱為輸出函數(shù)或簡稱函數(shù)。 組合邏輯功輯電路的設(shè)計是根據(jù)給定的實際邏輯問題，求出實現(xiàn)其邏輯功能的邏輯電路。12 狀態(tài)賦值，即用0和1表示信號的有關(guān)狀態(tài)。 列真值表。根據(jù)因果關(guān)系，把

7、變量的各種取值和相應(yīng)的函數(shù)值，以表格形式一一列出，而變量取值順序則常按二進(jìn)制數(shù)遞增排列，也可按循環(huán)碼排列。 2、進(jìn)行化簡 輸入變量比較少時，可以用卡諾圖化簡。 輸入變量比較多用卡諾圖化簡不方便時，可以用公式法化簡。 3、畫邏輯圖 變換最簡與或表達(dá)式，根據(jù)所用元器件(分立元件 或 集成芯片)的情況將函數(shù)式進(jìn)行化簡。求出所需要的最簡式。 根據(jù)最簡式畫出邏輯圖。13 二、設(shè)計舉例 例1：試設(shè)計一個三人多數(shù)表決電路，要求提案通過時輸出為1，否則為0。 解：分析：“多數(shù)表決電路”是按照少數(shù)服從多數(shù)的原則對某項決議進(jìn)行表決，確定是否通過。 令 邏輯變量A、B、C 分別代表參加表決的3個成員，并約定邏輯變量

8、取值為0表示反對，取值為1表示贊成； 邏輯函數(shù)Y表示表決結(jié)果。Y取值為0表示決議被否定，Y取值為1表示決議通過。 按照少數(shù)服從多數(shù)的原則可知，函數(shù)和變量的關(guān)系是：當(dāng)3個變量A、B、C中有2個或2個以上取值為1時，函數(shù)Y的值為1，其他情況下函數(shù)Y的值為0。141、列真值表2、由真值表可寫出：Y(A,B,C)=m(3,5,6,7)11100001BC00 01 11 10 01AY3、填卡諾圖化簡邏輯函數(shù)000101110 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1YA B C 4、 輸出函數(shù)式Y(jié)=AB+BC+AC5、用與門、或門設(shè)計電路6、用與非門設(shè)計電路 思考

9、：若只用二輸入與非門設(shè)計電路，如何畫邏輯圖？提示：的形式畫邏輯圖。將函數(shù)式化為&1ABCY&ABCY&15首先確定輸入變量： 設(shè)：A,B,C為輸入變量分別代表參加表決的邏輯變量，Y為輸出變量，表示輸出結(jié)果。 規(guī)定：A,B,C為1表示贊成，為0表示反對。Y=1表示通過，Y=0 表示反對。ABAC第二步：函數(shù)化簡第三步：畫邏輯電路圖解：第一步：列真值表真值表ABCY00000010010001101000101111011111ABCY& 例2：設(shè)計一個三變量表決器，其中A具有否決權(quán)。BCA000111100111116 例3：設(shè)計一個樓上、樓下開關(guān)的控制邏輯電路來控制樓梯上的路燈，使之在上樓前，

10、用樓下開關(guān)打開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；或者在下樓前，用樓上開關(guān)打開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。 解：設(shè)定變量和狀態(tài)賦值：設(shè)樓上開關(guān)為A，樓下開關(guān)為B，燈泡為Y。并設(shè)A、B閉合時為1，斷開時為0；燈亮?xí)rY為1，燈滅時Y為0。 列真值表：根據(jù)邏輯要求列出真值表如下。 邏輯表達(dá)式：由真值表得邏輯邏輯表達(dá)式已為最簡與或表達(dá)式A BY0 000 111 011 1017畫邏輯電路圖：用與非門實現(xiàn)用異或門實現(xiàn)18 例4：設(shè)計一個路燈控制電路，要求實現(xiàn)的功能是：當(dāng)總電源開關(guān)閉合時，安裝在三個不同地方的三個開關(guān)都能獨立地將燈打開或熄滅；當(dāng)總電源開關(guān)斷開時，路燈不亮。 解： 邏輯抽象 輸入、輸出

11、信號：輸入信號是四個開關(guān)的狀態(tài)，輸出信號是路燈的亮、滅。 設(shè)定變量用S表示總電源開關(guān)，用A、B、C表示安裝在三個不同地方的分開關(guān)，用Y表示路燈。 狀態(tài)賦值：用0表示開關(guān)斷開和燈滅，用1表示開關(guān)閉合和燈亮。19 列真值表：由題意不難理解，一般地說，四個開關(guān)是不會在同一時刻動作的，反映在真值表中任何時刻都只會有一個變量改變?nèi)≈?，因此按循環(huán)碼排列變量S、A、B、C的取值較好，如右表所示。00000000101010100 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00 1 1 10 1 0 10 1 0 01 1 0 01 1 0 11 1 1 11 1 1 01 0 1 01

12、 0 1 11 0 0 11 0 0 0YS A B C 進(jìn)行化簡 由下圖所示Y的卡諾圖可得101001010000000 0BC10110001SA0001111020 畫邏輯圖 用異或門和與門實現(xiàn)。 變換表達(dá)式 邏輯圖：如下圖所示。11&ABCSY21練習(xí)： 設(shè)計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠燈只有一個亮，否則視為故障狀態(tài)，發(fā)出報警信號，提醒有關(guān)人員修理。解 1. 邏輯抽象輸入變量：1 - 亮0 - 滅輸出變量：R（紅）Y（黃）G（綠）Z（有無故障）1 - 有0 - 無列真值表R Y GZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01

13、 1 1100101112. 卡諾圖化簡RYG01000111101111122練習(xí)：設(shè)計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠只有一個亮，否則視為故障狀態(tài)，發(fā)出報警信號，提醒有關(guān)人員修理。解3. 畫邏輯圖&1&111RGYZ23作業(yè)題P225 題3.1(a) P226 題3.5243.2 加法器和數(shù)值比較器3.2.1 加法器一、半加器和全加器1. 半加器（Half Adder）兩個 1 位二進(jìn)制數(shù)相加，不考慮來自低位的進(jìn)位。0 00 11 01 10 01 01 00 1真值表函數(shù)式Ai+Bi = Si (和) Ci (進(jìn)位)25邏輯圖曾用符號國標(biāo)符號半加器（Half

14、Adder）Si&AiBi=1CiCOSiAiBiCiHASiAiBiCi函數(shù)式262. 全加器（Full Adder）兩個 1 位二進(jìn)制數(shù)相加，考慮來自低位的進(jìn)位。 Ai + Bi + Ci -1 ( 來自低位進(jìn)位 ) = Si ( 和 ) Ci ( 向高位進(jìn)位 )1 0 1 1- A 1 1 1 0- B+-來自低位進(jìn)位100101111真值表標(biāo)準(zhǔn)與或式Ai Bi Ci-10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1SiCiAi Bi Ci-1SiCi0 01 01 00 11 00 10 11 1- S高位進(jìn)位27卡諾圖全加器（Full Adder）A

15、iBiCi-101000111101111SiAiBiCi-101000111101111Ci圈 “ 0 ”最簡與或式圈 “ 1 ”28邏輯圖(a) 用與門、或門和非門實現(xiàn)曾用符號國標(biāo)符號COCISiAiBiCi-1CiFASiAiBiCi-1Ci&1111AiSiCiBiCi-1129(b) 用與或非門和非門實現(xiàn)&1&1111CiSiAiBiCi-1303. 集成全加器TTL：74LS183CMOS：C661雙全加器74LS183VCC 2Ai2Bi 2Ci-1 2Ci 2Si VCC 2A2B2CIn 2COn+1 2F1A1B1CIn1FGND1Ai1Bi1Ci-11Si地1Ci1 2

16、3 4 5 6 714 13 12 11 10 9 8C661VDD 2Ai2Bi 2Ci-1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai1Bi VSS 31二、加法器（Adder）實現(xiàn)多位二進(jìn)制數(shù)相加的電路1. 四位串行進(jìn)位加法器特點：電路簡單，連接方便速度低 = 4 tpdtpd 1位全加器的平均 傳輸延遲時間C0S0B0A0C0-1COSCIC1S1B1A1COSCIC2S2B2A2COSCIC3S3B3A3COSCI322. 超前進(jìn)位加法器 作加法運算時，各位數(shù)的進(jìn)位信號由輸入二進(jìn)制數(shù)直接產(chǎn)生。特點優(yōu)點：速度快缺點：電路比較復(fù)雜33邏輯結(jié)構(gòu)示意圖超前進(jìn)位電路 S3 S2 S1

17、S0C3A3B3A2B2A1B1A0B0C0-1CICICICI343. 2. 2 數(shù)值比較器（Digital Comparator）一、1 位數(shù)值比較器0 00 11 01 10 1 00 0 11 0 00 1 0真值表函數(shù)式邏輯圖 用與非門和非門實現(xiàn)Ai Bi Li Gi MiLi( A B )Gi( A = B )Mi( A BL = 1A = BM = 1A 100=100=100=100=010001=001=001=001B = B3B2B1B0LGM4位數(shù)值比較器A3 B3 A2 B2 A1 B1 A0 B036G = (A3B3)(A2B2) (A1B1)(A0B0)&1&1

18、&1&1&1&1&1 1&1&1&1 1 MLGA2A1B3A3B2B1B01 A04 位數(shù)值比較器M = A3B3+ (A3B3) A2B2 + (A3B3)(A2B2) A1 B1+ (A3B3)(A2B2)(A1B1) A0B01 位數(shù)值比較器AiMiBiAiBiAiBiLiGiAiBi&1&1&L = M G =M+G37擴(kuò)展：級聯(lián)輸入 集成數(shù)值比較器 74LS85 (TTL) 兩片 4 位數(shù)值比較器74LS85 AB74LS85 ABVCC A3 B2 A2 A1 B1 A0 B0B3 AB FAB FA=B FAB地1 2 3 4 5 6 7 816 15 14 13 12 11

19、10 97485 74LS85比較輸出1 8 位數(shù)值比較器低位比較結(jié)果高位比較結(jié)果 FAB FAB B7 A7 B6 A6 B5 A5 B4 A4 B3 A3 B2 A2 B1 A1 B0 A0 38比 較 輸 入級 聯(lián) 輸 入輸 出A3B3A2B2A1B1A0B0ABFA B001=001=001=001=001001=010010=100100100=100 4 位集成數(shù)值比較器的真值表級聯(lián)輸入：供擴(kuò)展使用，一般接低位芯片的比較輸出，即 接低位芯片的 FA B 。= B 只是為了電路對稱，不起判斷作用B7 A7 B6 A6 B5 A5 B4 A4 FAB CC14585 ABB3 A3 B

20、2 A2 B1 A1 B0 A0 FAB CC14585 AB 集成數(shù)值比較器 CC15485(CMOS)擴(kuò)展： 兩片4 位 8 位VDDA3 B3 FAB FABA BL = 1A = BM = 1A BG = 1LGM4位數(shù)值比較器A3 B3 A2 B2 A1 B1 A0 B089加法器用于實現(xiàn)多位加法運算，其單元電路有半加器和全加器；其集成電路主要有串行進(jìn)位加法器和超前進(jìn)位加法器。COCISiAiBiCi-1Ci903.7 組合電路中的競爭冒險3.7.1 競爭冒險的概念及其產(chǎn)生原因一、競爭冒險的概念 在組合邏輯電路中，當(dāng)輸入信號改變狀態(tài)時，輸出端可能出現(xiàn)虛假信號 過渡干擾脈沖的現(xiàn)象，叫做

21、競爭冒險。二、產(chǎn)生競爭冒險的原因1. 原因分析&ABY0110ABY=AB 信號 A、B 不可能突變，需要經(jīng)歷一段極短的過渡時間。而門電路的傳輸時間也各不相同，故當(dāng)A、B同時改變狀態(tài)時可能在輸出端產(chǎn)生虛假信號。91負(fù)尖峰脈沖冒險可見，在組合邏輯電路中，當(dāng)一個門電路(如 G2)輸入兩個向相反方向變化的互補(bǔ)信號時，則在輸出端可能會產(chǎn)生尖峰干擾脈沖。正尖峰脈沖冒險G2G1AYY=A+AA理想考慮門延時AY11AY1tpdG2G1AYY=AAA理想考慮門延時Y0AAY1tpd92三、競爭冒險的判斷如果一個函數(shù)在輸入信號的某種組合下，輸出函數(shù)出現(xiàn)或 的形式，則該電路就可能出現(xiàn)競爭冒險。令BC1則F即該電

22、路存在競爭冒險。 例1：檢查如圖所示電路是否存在競爭冒險。 解：AY1Y2BCF1&1&93例2：檢查如圖所示電路是否存在競爭冒險。解：令A(yù)B0則F說明存在競爭冒險。CY1Y2BAF1&11943.7.2 消除競爭冒險的方法一、引入封鎖脈沖&Y3&Y1&Y2&Y0A1B1P1ABP1二、引入選通脈沖P2P2存在的問題：對封鎖脈沖和選通脈沖的寬度和產(chǎn)生時間有嚴(yán)格的要求。三、接入濾波電容CfCf導(dǎo)致輸出波形的邊沿變壞。95四、修改邏輯設(shè)計增加多余項3.7.2 消除競爭冒險的方法ABC010001111011100100例如：若增加多余項BC,則可消除冒險當(dāng)B=C=1時,Y=A+A存在競爭冒險AAY=A+A&1