數(shù)字電子技術(shù)基礎(chǔ)：第三章邏輯門電路課件

1、第三章 邏輯門電路本 章 內(nèi) 容二極管、BJT管、MOS管的開關(guān)特性CMOS邏輯門電路TTL邏輯門電路*射極耦合(ECL)邏輯門電路*CMOS 與TTL門電路的接口（電平轉(zhuǎn)換） 教學(xué)基本要求：1、了解半導(dǎo)體器件的開關(guān)特性。2、熟練掌握基本門電路（非、與非、或非、異或門） 的邏輯功能。3、掌握三態(tài)(TS)門、傳輸(TG)門、OD門、OC門的 特殊結(jié)構(gòu)和工作特點(diǎn)。4、掌握邏輯門的主要電氣特性參數(shù)5、了解邏輯門在應(yīng)用中的接口問題。1 、邏輯門:實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。2、 邏輯門電路的分類二極管門電路三極管門電路TTL門電路MOS門電路PMOS門CMOS門邏輯門電路分立門電路集成門

2、電路NMOS門 數(shù)字集成電路簡介1.CMOS集成電路:廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路 4000系列74HC 74HCT74VHC 74VHCT速度慢與TTL不兼容抗干擾功耗低74LVC 74VAUC速度加快與TTL兼容負(fù)載能力強(qiáng)抗干擾功耗低速度兩倍于74HC與TTL兼容負(fù)載能力強(qiáng)抗干擾功耗低低(超低)電壓速度更加快與TTL兼容負(fù)載能力強(qiáng)抗干擾功耗低 74標(biāo)準(zhǔn)系列74LS系列74AS系列 74ALS2.TTL 集成電路:廣泛應(yīng)用于中大規(guī)模集成電路 數(shù)字集成電路簡介3.1 概述門電路：實(shí)現(xiàn)基本邏輯/復(fù)合邏輯運(yùn)算的單元電路缺點(diǎn)：功耗較大/速度較慢邏輯狀態(tài)的描述 正邏輯：高電平1，低電平0 負(fù)邏

3、輯：高電平0，低電平1邏輯門電路的一般特性1. 輸入和輸出的高、低電平 vO vI 驅(qū)動門G1 負(fù)載門G2 1 1 輸出高電平的下限值 VOH(min)輸入低電平的上限值 VIL(max)輸入高電平的下限值 VIL(min)輸出低電平的上限值 VOH(max)輸出高電平+VDD VOH(min)VOL(max) 0 G1門vO范圍 vO 輸出低電平 輸入高電平VIH(min) VIL(max) +VDD 0 G2門vI范圍 輸入低電平 vI VNH 當(dāng)前級門輸出高電平的最小值時(shí)允許負(fù)向噪聲電壓的最大值。負(fù)載門輸入高電平時(shí)的噪聲容限：VNL 當(dāng)前級門輸出低電平的最大值時(shí)允許正向噪聲電壓的最大值負(fù)

4、載門輸入低電平時(shí)的噪聲容限：2. 噪聲容限VNH =VOH(min)VIH(min) VNL =VIL(max)VOL(max)在保證輸出電平不變的條件下，輸入電平允許波動的范圍。它表示門電路的抗干擾能力1 驅(qū)動門vo1 負(fù)載門 vI噪聲 類型參數(shù)74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.傳輸延遲時(shí)間傳輸延遲時(shí)間是表征門電路開關(guān)速度的參數(shù)，它說明門電路在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多長的時(shí)間。CMOS電路傳輸延遲時(shí)間 tPHL 輸出 50% 90% 50% 10% tPLH

5、 tf tr 輸入 50% 50% 10% 90% 4. 功耗靜態(tài)功耗：指的是當(dāng)電路沒有狀態(tài)轉(zhuǎn)換時(shí)的功耗，即門電路空載時(shí)電源總電流ID與電源電壓VDD的乘積。5. 延時(shí)功耗積是速度功耗綜合性的指標(biāo).延時(shí)功耗積，用符號DP表示扇入數(shù)：取決于邏輯門的輸入端的個(gè)數(shù)。6. 扇入與扇出數(shù)動態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時(shí)的功耗，對于TTL門電路來說，靜態(tài)功耗是主要的。CMOS電路的靜態(tài)功耗非常低，CMOS門電路有動態(tài)功耗扇出數(shù)：是指其在正常工作情況下，能驅(qū)動同類門電路的最大數(shù)目。 （a)帶拉電流負(fù)載 當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的拉電流將增加，會引起輸出高電壓的降低。但不得低于輸出高電平的下限值，這就限制

6、了負(fù)載門的個(gè)數(shù)。 高電平扇出數(shù):IOH :驅(qū)動門的輸出端為高電平電流IIH :負(fù)載門的輸入電流為。(b)帶灌電流負(fù)載 當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的灌電流IOL將增加，同時(shí)也將引起輸出低電壓VOL的升高。當(dāng)輸出為低電平，并且保證不超過輸出低電平的上限值。IOL ：驅(qū)動門的輸出端為低電平電流IIL ：負(fù)載門輸入端電流之和3.2 半導(dǎo)體二極管門電路3.2.1 半導(dǎo)體二極管的開關(guān)特性 VI=VIH =VCC D截止，VO=VOH=VCC 二極管開關(guān)電路VI=VIL =0 D導(dǎo)通，VO=VOL=0.7V二極管伏安特性的近似描述(幾種等效模型)二極管的動態(tài)電流波形反向恢復(fù)時(shí)間tre：數(shù)納秒3.2.2 二極管

7、與門ABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V設(shè)VCC = 5VA、B輸入：VIH=3V， VIL=0V二極管導(dǎo)通壓降 VDF=0.7V輸出高、低電平存在一定偏移，不利于門電路的級聯(lián)。不能放大，負(fù)載驅(qū)動能力差。3.2.3 二極管或門ABY0V0V 0V0V3V2.3V3V0V2.3V3V3V2.3V設(shè)VCC = 5VA、B輸入：VIH=3V， VIL=0V二極管導(dǎo)通壓降 VDF=0.7V輸出電平仍有一定偏移，不利于門電路級聯(lián)。負(fù)載驅(qū)動能力差。3.3 CMOS邏輯門3.3.1 MOS開關(guān)及其等效電路3.3.2 CMOS反相器的工作原理及傳輸特性3.3.5 其他邏輯功能

8、的CMOS門電路CMOS漏極開路（OD）門CMOS傳輸（TG）門3.3.4 CMOS反相器的動態(tài)特性CMOS三態(tài)輸出（TS）門3.3.3 CMOS反相器的靜態(tài)特性3.3.1 MOS開關(guān)及其等效電路：MOS管工作在可變電阻區(qū)，輸出低電平: MOS管截止， 輸出高電平當(dāng)I VTMOS管相當(dāng)于一個(gè)由vGS控制的無觸點(diǎn)開關(guān)。MOS管工作在可變電阻區(qū)，相當(dāng)于開關(guān)“閉合”，輸出為低電平。MOS管截止，相當(dāng)于開關(guān)“斷開”輸出為低電平。當(dāng)輸入為低電平時(shí)：當(dāng)輸入為高電平時(shí)：3.3.2 CMOS反相器一、工作原理AY1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0

9、V 0V-10V截止導(dǎo)通10 V10 V10V 0V導(dǎo)通截止0 VVTN = 2 VVTP = - 2 V邏輯圖邏輯表達(dá)式vi (A)0vO(Y)1真值表10CMOS門的靜態(tài)功耗極??！二、電壓傳輸特性和電流傳輸特性VTN電壓傳輸特性三、輸入噪聲容限VDD0V可以通過提高VDD，提高噪聲容限。3.3.3 CMOS反相器的靜態(tài)輸入、輸出特性一、輸入特性（輸入電壓與輸入電流間的關(guān)系）1.MOS管柵極與襯底間的SiO2層可等效為電容，絕緣層非常 薄，易被擊穿（耐壓100V），應(yīng)采取保護(hù)措施。74HC系列4000系列二、輸出特性 當(dāng) 時(shí),T1截止、T2管導(dǎo)通。由于T2管存在導(dǎo)通內(nèi)阻，故輸出低電平隨IOL

10、增加而提高。低電平輸出特性VOL(MAX)VDD(VH)T2管導(dǎo)通內(nèi)阻RONVOL(MAX)IOL(MAX)IOL(MAX)IOL(MAX)2.高電平輸出特性 當(dāng) 時(shí)，T2截止、T1導(dǎo)通。IOH方向與規(guī)定負(fù)載電流方向相反。VOH隨IOH增加而下降。VOH(MIN)IOH(MAX)VOH(MIN)IOH(MAX)VDD(VH)T1管導(dǎo)通內(nèi)阻RONIOL(MAX)3.3.4 CMOS反相器的動態(tài)特性在由于電路具有互補(bǔ)對稱的性質(zhì)，它的開通時(shí)間與關(guān)閉時(shí)間是相等的。平均延遲時(shí)間：10 ns。 帶電容負(fù)載動態(tài)功耗PD=PC+PTCMOS反相器從一個(gè)穩(wěn)定狀態(tài)轉(zhuǎn)變到另一個(gè)穩(wěn)定狀態(tài)時(shí)所產(chǎn)生的功耗分布電容CL充放

11、電引起的功耗：2DDLCfVCP=CMOS管瞬時(shí)交替導(dǎo)通引起的功耗：CMOS反相器的PD與f和VDD2A BTN1 TP1 TN2 TP2L0 00 11 01 1截止導(dǎo)通截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通1110與非門1.CMOS 與非門vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)電路結(jié)構(gòu)(b)工作原理VTN = 2 VVTP = - 2 V0V10V怎樣增加與非門的輸入端?增加輸入端，會帶來什么問題?3.3.5 其他類型的CMOS 邏輯門 一、其他功能的CMOS 邏輯門 或非門2.CMOS 或非門+VDD+10VTP1TN1TN2TP2ABL

12、A B TN1 TP1 TN2 TP2L0 00 11 01 1截止導(dǎo)通截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通1000AB10V10VVTN = 2 VVTP = - 2 V增加輸入端，會帶來什么問題?=AB3. 異或門電路4. 帶緩沖級的CMOS門電路1）CMOS漏極開路門的提出對于推拉式輸出的邏輯門而言，其輸出端具有低阻輸出特性。若將多個(gè)門的輸出端短接，即“線與”連接時(shí)，往往因各輸出端的邏輯運(yùn)算狀態(tài)不同，在電源與地之間出現(xiàn)一條低阻通路，產(chǎn)生較大電流，易導(dǎo)致器件損毀。 二、 CMOS漏極開路（OD）門+VDDTN1TN2AB+VDDCD01+VDDVSSTP1TN1TP2T

13、N2ABL2） OD門的電路結(jié)構(gòu)、邏輯符號與主要用途用途：可實(shí)現(xiàn)“線與”邏輯功能;電路邏輯符號(b)與非邏輯不變OD門輸出“線與”連接(a)工作時(shí)必須外接電源和電阻;可實(shí)現(xiàn)輸出邏輯電平變換;可靈活配置上拉負(fù)載的供電電源。23) 上拉電阻對OD門動態(tài)性能的影響Rp的值愈小，負(fù)載電容的充電時(shí)間常數(shù)亦愈小，因而開關(guān)速度愈快。但功耗大,且可能使輸出電流超過允許的最大值IOL(max） 。電路帶電容負(fù)載10CLRp的值大，可保證輸出電流不能超過允許的最大值IOL(max）、功耗小。但負(fù)載電容的充電時(shí)間常數(shù)亦愈大，開關(guān)速度因而愈慢。最不利的情況：只有一個(gè) OD門導(dǎo)通，110為保證低電平輸出OD門的輸出電流

14、不能超過允許的最大值 IOL(max)且VO=VOL(max） ，RP不能太小。當(dāng)VO=VOL時(shí)+V DDIILRP&n&m&kIIL（total)IOL（max)當(dāng)VO=VOH時(shí)+V DDRP&n&m&111IIH（total)I0H（total)為使得高電平不低于規(guī)定的VIH的最小值，則Rp的選擇不能過大。Rp的最大值Rp(max) ： 三、CMOS傳輸門(雙向模擬開關(guān)) 1. CMOS傳輸門電路電路邏輯符號I / Oo/ IC等效電路2. CMOS傳輸門電路的工作原理 設(shè)TP:|VTP|=2V， TN:VTN=2VI的變化范圍為5V到+5V。5V+5V5V到+5VGSN0, TP截止1）

15、當(dāng)c=0， c =1時(shí)c=0=-5V， c =1=+5V C TP vO/vI vI/vO +5V 5V TN C +5V5VGSP= 5V (3V+5V)=2V 10VGSN=5V (5V+3V)=(102)V b、I=3V5VGSNVTN, TN導(dǎo)通a、I=5V3VTN、TP同時(shí)導(dǎo)通GSP |VT|, TP導(dǎo)通C、I=3V3V2）當(dāng)c=1， c =0時(shí)I =5V5VRonTG門典型應(yīng)用用CMOS傳輸門和各種CMOS邏輯門，可組合成復(fù)雜的邏輯電路。如異或門（P98例）、數(shù)據(jù)選擇器、觸發(fā)器構(gòu)成雙向模擬開關(guān)可用來傳輸連續(xù)變化的模擬電壓信號， 也可用來傳輸數(shù)字電壓信號。C=0時(shí)，開關(guān)被切斷，VO=

16、0；C=1時(shí)，開關(guān)接通，計(jì)入內(nèi)阻RonTG門組成的數(shù)據(jù)選擇器C=0TG1導(dǎo)通, TG2斷開 L=XTG2導(dǎo)通, TG1斷開 L=YC=1四、 三態(tài)(TS)輸出的CMOS門電路10011截止導(dǎo)通111高阻 0 輸出L輸入A使能EN001100截止導(dǎo)通010截止截止A1邏輯功能：高電平有效的同相邏輯門（三態(tài)緩沖門）01a. 三態(tài)輸出緩沖門0b. 三態(tài)輸出反相器0001111邏輯功能：低電平有效的三態(tài)輸出反相器TS門典型應(yīng)用 連接成總線結(jié)構(gòu)實(shí)現(xiàn)雙向數(shù)據(jù)傳輸。EN=1，DO反相傳輸至總線； EN=0，由總線接收DI數(shù)據(jù)。CMOS邏輯集成器件發(fā)展使它的技術(shù)參數(shù)從總體上來說已經(jīng)達(dá)到或者超過TTL器件的水平

17、。CMOS器件的功耗低、扇出數(shù)大，噪聲容限大，靜態(tài)功耗小，動態(tài)功耗隨頻率的增加而增加。參數(shù)系列傳輸延遲時(shí)間tpd/ns(CL=15pF)功耗P/mW(f=1MHz)延時(shí)功耗積DP/pJ4000B7510133.82.9110574HC1.51574HCT11374LVC04BiCMOS0.060.00037.50.2280.00087223.3.7 CMOS邏輯門電路的各種系列及主要性能CMOS門電路各系列的主要性能比較3.5 TTL邏輯門3.5.1 BJT的開關(guān)特性3.5.2 TTL反相器的工作原理3.5.3 TTL反相器的靜態(tài)特性3.5.4 TTL反相器的動態(tài)特性3.5.5 其他類型的TT

18、L邏輯門電路3.5.6 TTL門電路的改進(jìn)系列其他功能的TTL邏輯門集電極開路（OC）門TTL三態(tài)（TS）門3.5.1 BJT的開關(guān)特性iB0，iC0，vOVCEVCC，c、e極之間近似于開路,vI=0V時(shí):iB0，iC0，vOVCE0.2V，c、e極之間近似于短路,vI=5V時(shí):iCICS很小，約為數(shù)百歐，相當(dāng)于開關(guān)閉合可變 很大，約為數(shù)百千歐，相當(dāng)于開關(guān)斷開 c、e間等效內(nèi)阻VCES 0.20.3 VVCEVCCiCRcVCEO VCC管壓降 且不隨iB增加而增加ic iBiC 0集電極電流 發(fā)射結(jié)和集電結(jié)均為正偏 發(fā)射結(jié)正偏，集電結(jié)反偏 發(fā)射結(jié)和集電結(jié)均為反偏偏置情況工作特點(diǎn) iB iB

19、0條件飽 和放 大截 止工作狀態(tài)BJT的開關(guān)條件 0 iB Ron時(shí)，T5管飽和，VO=VOLRoff 關(guān)門電阻：Rp Ron時(shí)，T5管截止，VO=VOH3.5.4 TTL反相器的動態(tài)特性一、傳輸延遲時(shí)間現(xiàn)象原因T5處于深度飽和狀態(tài)，因此另外，D、T器件存在結(jié)電容；電路中還存在著分布電容。三、電源的動態(tài)尖峰電流 動態(tài)尖峰電流輸出電平由低跳變到高的時(shí)候，T5處于深度飽和狀態(tài)，T4的導(dǎo)通會先于T5的截止，因此會出現(xiàn)短時(shí)間的T4和T5同時(shí)導(dǎo)通的狀態(tài)，產(chǎn)生很大的瞬態(tài)電流。3.5.5 其他類型的TTL門電路一、其他邏輯功能的TTL門電路1. 與非門多發(fā)射極BJTY2. TTL或非門 A、B中至少有一個(gè)為

20、高電平:若A、B均為低電平:T2A和T2B均將截止，T3截止。 T4和D飽和，輸出為高電平。T2A或T2B將飽和，T3飽和，T4截止，輸出為低電平。邏輯表達(dá)式線與線或3. TTL與或非門 4. TTL異或門 vOHvOL 輸出為高電平的邏輯門工作于截止?fàn)顟B(tài)，其輸出級容易損壞。 (RC4功耗大)二、集電極開路輸出的邏輯門(OC門 ) a） OC與非門電路結(jié)構(gòu)b） 使用時(shí)的外電路連接c） 邏輯功能L = A BOC門輸出端連接實(shí)現(xiàn)線與VCC2RP外接負(fù)載電阻RL的計(jì)算nICEOmIIH“1”“0”mIIS1三、三態(tài)輸出的TTL門(TS門 ) 當(dāng)EN= 3.6V時(shí)00111011101001BA輸出

21、端L數(shù)據(jù)輸入端EN三態(tài)與非門真值表 當(dāng)EN= 0.2V時(shí)ZABCS & L ENEN1100100010100低電平有效的三態(tài)(TS)與非門 3.5.6 TTL電路的改進(jìn)系列一、高速系列74H/54H （High-Speed TTL）1、電路的改進(jìn)(1)輸出級采用復(fù)合管（減小輸出電阻Ro）(2)減少各電阻值2. 性能特點(diǎn)速度提高 的同時(shí)功耗也增加二、肖特基系列74S/54S（Schottky TTL）1)電路改進(jìn)（1）采用抗飽和三極管（2）用有源泄放電路代替74H系列中的R3（3）減小電阻值2)性能特點(diǎn)速度進(jìn)一步提高，電壓傳輸特性沒有線性區(qū)，但功耗增大。三、低功耗肖特基系列 74LS/54LS

22、 （Low-Power Schottky TTL）四、先進(jìn)的肖特基系列，先進(jìn)的低功耗肖特基系列 74AS,74ALS （Advanced Low-Power Schottky TTL）五、快速TTL系列 74F(Fast TTL)* 3.6 其他類型的雙極型數(shù)字集成電路DTL：輸入為二極管門電路，速度低，已經(jīng)不用HTL：電源電壓高，Vth高，抗干擾性好，已被CMOS替代ECL：非飽和邏輯，速度快，普遍用于高速數(shù)字系統(tǒng)I2L：屬飽和邏輯，電路結(jié)構(gòu)簡單，用于LSIC內(nèi)部電路特點(diǎn):功耗低、速度快、驅(qū)動力強(qiáng)*3.7 Bi-CMOS門電路I為高電平:MN、M1和T2導(dǎo)通，MP、M2和T1截止，輸出O為低

23、電平。工作原理:M1的導(dǎo)通, 迅速拉走T1的基區(qū)存儲電荷; M2截止, MN的輸出電流全部作為T2管的驅(qū)動電流, M1 、 M2加快輸出狀態(tài)的轉(zhuǎn)換I為低電平:MP、M2和T1導(dǎo)通，MN、M1和T2截止，輸出O為高電平。T2基區(qū)的存儲電荷通過M2而消散。 M1 、 M2加快輸出狀態(tài)的轉(zhuǎn)換,電路的開關(guān)速度可得到改善M1截止，MP的輸出電流全部作為T1的驅(qū)動電流。3.5.1 正負(fù)邏輯問題3.5 邏輯描述中的幾個(gè)問題3.5.2 基本邏輯門的等效符號及其應(yīng)用3.5.1 正負(fù)邏輯問題1. 正負(fù)邏輯的規(guī)定 01 10正邏輯負(fù)邏輯3.5 邏輯描述中的幾個(gè)問題正邏輯體制:將高電平用邏輯1表示，低電平用邏輯0表示

24、負(fù)邏輯體制:將高電平用邏輯0表示，低電平用邏輯1表示 A B L 1 1 0 1 0 0 0 1 0 0 0 1 _與非門A B L 0 0 1 0 1 1 1 0 1 1 1 0 某電路輸入與輸出電平表A B L L L H L H H H L H H H L 采用正邏輯_或非門采用負(fù)邏輯與非 或非負(fù)邏輯 正邏輯2. 正負(fù)邏輯等效變換 與 或非 非3.5.2 基本邏輯門電路的等效符號及其應(yīng)用1、 基本邏輯門電路的等效符號與非門及其等效符號系統(tǒng)輸入信號中，有的是高電平有效，有的是低電平有效。低電平有效，輸入端加小圓圈；高電平有效，輸入端不加小圓圈。或非門及其等效符號 邏輯門等效符號的應(yīng)用利用邏

25、輯門等效符號，可實(shí)現(xiàn)對邏輯電路進(jìn)行變換，以簡化電路，能減少實(shí)現(xiàn)電路的門的種類。end 控制電路邏輯門等效符號強(qiáng)調(diào)低電平有效L=0如RE、AL都要求高電平有效，EN高電平有效如RE、AL都要求低電平有效，EN高電平有效如RE、AL都要求高電平有效，EN低電平有效*3.8 邏輯門電路使用中的幾個(gè)實(shí)際問題3.8.1 各種門電路之間的接口問題3.8.2 門電路帶負(fù)載時(shí)的接口問題1)驅(qū)動器件的輸出電壓必須處在負(fù)載器件所要求的輸入電壓范圍，包括高、低電壓值（屬于電壓兼容性的問題）。在數(shù)字電路或系統(tǒng)的設(shè)計(jì)中，往往將TTL和CMOS兩種器件混合使用，以滿足工作速度或者功耗指標(biāo)的要求。由于每種器件的電壓和電流參

26、數(shù)各不相同，因而在這兩種器件連接時(shí)，要滿足驅(qū)動器件和負(fù)載器件以下兩個(gè)條件：2)驅(qū)動器件必須對負(fù)載器件提供足夠大的拉電流和灌電流（屬于門電路的扇出數(shù)問題）；3.8.1 各種門電路之間的接口問題vOvI驅(qū)動門 負(fù)載門1 1 VOH(min)vO VOL(max) vI VIH(min)VIL(max) 負(fù)載器件所要求的輸入電壓VOH(min) VIH(min)VOL(max) VIL(max)灌電流IILIOLIIL拉電流IIHIOHIIH101111n個(gè)011101n個(gè)對負(fù)載器件提供足夠大的拉電流和灌電流 IOH(max) IIH(total)IOL(max) IIL(total)驅(qū)動電路必須能

27、為負(fù)載電路提供足夠的驅(qū)動電流 驅(qū)動電路 負(fù)載電路1、）VOH(min) VIH(min)2、）VOL(max) VIL(max)4、）IOL(max) IIL(total)驅(qū)動電路必須能為負(fù)載電路提供合乎相應(yīng)標(biāo)準(zhǔn)的高、低電平 IOH(max) IIH(total)3、）一、 CMOS門驅(qū)動TTL門VOH（min)=4.9V VOL(max) =0.1VTTL門（74系列）： VIH(min) = 2V VIL(max )= 0.8VIOH（max)=-0.51mAIIH（max)=20AVOH(min) VIH(min)VOL(max) VIL(max)帶拉電流負(fù)載輸出、輸入電壓帶灌電流負(fù)載?CMOS門(4000系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max) IIH(total)IIH（max)=004mAIIL（max)=1.6mA74系列：VIH（min)=2V， VIL(max) =0.8V&111CMOS門74系列74LS系列74LS系列IIL（max)=-0.4mA，IIH（max)=0.02mA，VOH(min) VIH(min)VOL(max) VIL(max)例 用一個(gè)74HC00與非