計(jì)數(shù)譯碼顯示(共5頁)

1、PAGE PAGE 6河南工業(yè)(gngy)大學(xué)EDA技術(shù)(jsh) 實(shí)驗(yàn)報(bào)告專業(yè)(zhuny) 電科13 班級(jí)1304 姓名 王文浩 學(xué)號(hào) 201316030406 實(shí)驗(yàn)地點(diǎn) 6316+ 6515 實(shí)驗(yàn)日期 2015- 10 - 23 成績?cè)u(píng)定 一、實(shí)驗(yàn)項(xiàng)目實(shí)驗(yàn)八 計(jì)數(shù)譯碼顯示電路的設(shè)計(jì)二、實(shí)驗(yàn)?zāi)康?、學(xué)會(huì)VHDL的多進(jìn)程及多層次設(shè)計(jì)方法。2、熟練掌握VHDL語言的編寫及調(diào)試過程。3、對(duì)Quartus | 的進(jìn)一步學(xué)習(xí)。三、實(shí)驗(yàn)原理1、編寫計(jì)數(shù)器和譯碼器的VHDL語言。2、設(shè)計(jì)頂層文件（自頂向下）將兩者連接在一起，形成計(jì)數(shù)譯碼顯示電路。、計(jì)數(shù)器的VHDL語言程序：LIBRARY IEEE;US

2、E IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY cnt60 ISPORT(clk,en,clr:IN STD_LOGIC; tens,ones:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); co:OUT STD_LOGIC);END cnt60;ARCHITECTURE behave OF cnt60 ISSIGNAL cin:STD_LOGIC;BEGIN PROCESS(clk,clr)VARIABLE qq1:STD_LOGIC_VECTOR(3 DOWNTO 0) ;BEGINIF

3、clr=1 AND (clk EVENT AND clk=1) THEN qq1:=0000;ELSIF clk EVENT AND clk=1 THENIF en=1 THENIF qq1=1000 THEN qq1:=qq1+1;cin=1;ELSIF qq1=1001 THEN qq1:=0000;cin=0;ELSE qq1:=qq1+1;cin=0; END IF; END IF;END IF;ones=qq1;END PROCESS;PROCESS(clk,en,clr,cin) VARIABLE qq2:STD_LOGIC_VECTOR(3 DOWNTO 0) ; BEGIN I

4、F clr=1 AND (clk EVENT AND clk=1) THENqq2:=0000;ELSIF en=1 THENIF clk EVENT AND clk=1 THENIF cin=1 THEN IF qq2=0101 THEN qq2:=0000;co=1;ELSE qq2:=qq2+1;co=0;END IF;END IF; ELSE qq2:=qq2; END IF; END IF;tensbbbbbbbbbbb=0000000;END CASE;END PROCESS;END behave; 四、仿真(fn zhn)結(jié)果及分析仿真(fn zhn)結(jié)果如下：結(jié)果(ji gu)

5、分析：當(dāng)?shù)谝粋€(gè)時(shí)鐘來到的時(shí)候(sh hou)計(jì)數(shù)器應(yīng)記1，而譯碼器應(yīng)譯碼顯示1，即以7段譯碼管形式表達(dá)為0111111，同理當(dāng)?shù)诙€(gè)時(shí)鐘脈沖來的時(shí)候，譯碼管譯碼顯示2，即以7段譯碼管形式(xngsh)表達(dá)為0000110，同理3則為1011011，4則為1001111。仿真結(jié)果與其相一致，所以結(jié)果正確。五、硬件驗(yàn)證過程及結(jié)果分析1、將其對(duì)應(yīng)試驗(yàn)箱上的具體電路進(jìn)行引腳鎖定。2、將其下載到實(shí)驗(yàn)箱里面，按照鎖定的引腳進(jìn)行線路連接。3、打開電源，給其脈沖觀察結(jié)果。結(jié)果及分析： 通電給脈沖之后，數(shù)碼管個(gè)位開始從0顯示，當(dāng)?shù)?之后，個(gè)位清零產(chǎn)生進(jìn)位到十位，十位變?yōu)?。當(dāng)十位記滿之后也清為0，此時(shí)產(chǎn)生進(jìn)位信

6、號(hào)co，co連接的LED燈變亮。其結(jié)果與預(yù)測結(jié)果及仿真結(jié)果相吻合，故硬件驗(yàn)證正確。六、實(shí)驗(yàn)總結(jié)在本次試驗(yàn)中讓我對(duì)試驗(yàn)箱的了解更深一步，對(duì)硬件的連接及調(diào)試更加的熟練，在此過程中遇到最大的問題就是對(duì)LED七段數(shù)碼管的引腳鎖定，其不能按照往常一樣按照順序呢鎖定就好。一定要看好其引腳上a,b,c,d,e,f,g所對(duì)應(yīng)的位置和你的七位輸出的b6.0,相對(duì)應(yīng)起來，要不然的話顯示出來的結(jié)果都為亂碼，雖然沒經(jīng)過一個(gè)時(shí)鐘信號(hào)數(shù)碼管的值會(huì)變換一下，給夠是個(gè)之后還會(huì)進(jìn)位，但是它顯示的數(shù)字完全不對(duì)，因此在鎖定引腳之前一定要先看看七段數(shù)碼管的引腳排列。內(nèi)容總結(jié)（1）河南工業(yè)大學(xué)EDA技術(shù) 實(shí)驗(yàn)報(bào)告專業(yè) 電科13 班級(jí)1304 姓名 王文浩 學(xué)號(hào) 201316030406 實(shí)驗(yàn)地點(diǎn) 63