2022年CPU基本參數(shù)知識(shí)詳解

1、CPU 基本參數(shù)學(xué)問詳 解在電子技術(shù)中,脈沖信號(hào)是一個(gè)按確定電壓幅度,確定時(shí)間間隔連續(xù)發(fā)出的脈沖信號(hào)；脈沖信號(hào)之間的時(shí)間間隔稱為周期；而將在單位時(shí)間（如1 秒）內(nèi)所產(chǎn)生的脈沖個(gè)數(shù)稱為頻率；頻率是描述周期性循環(huán)信號(hào)（包括脈沖信號(hào)）在單位時(shí)間內(nèi)所顯現(xiàn)的脈沖數(shù)量多少的計(jì)量名稱；頻率的標(biāo)準(zhǔn)計(jì)量單位是Hz（赫）；電腦中的系統(tǒng)時(shí)鐘就是一個(gè)典型的頻率相當(dāng)精確和穩(wěn)固的脈沖信號(hào)發(fā)生器；頻率在數(shù)學(xué)表達(dá)式中用“ f ”表示,其相應(yīng)的單位有：Hz（赫）,kHz（千赫）,MHz （兆赫）,GHz（吉赫）；其中1GHz=1000MH,z 1MHz=1000kH,z 1kHz=1000Hz；運(yùn)算脈沖信號(hào)周期的時(shí)間單位及相應(yīng)

2、的換算關(guān)系是：s （秒）,ms（毫秒）, s（微秒）,ns（納秒）,其中：1s=1000ms,1 ms=1000s,1s=1000ns；CPU 的主頻,即CPU 內(nèi)核工作的時(shí)鐘頻率（CPU Clock Speed）；通常所說的某某CPU 是多少兆赫的,而這個(gè)多少兆赫就是“ CPU 的 主CPU 的 主頻”；許多人認(rèn)為CPU 的主頻就是其運(yùn)行速度,其實(shí)不 然；頻表示在CPU 內(nèi)數(shù)字脈沖信號(hào)震蕩的速度,與CPU 實(shí)際的運(yùn)算才能 并 沒有直接關(guān)系；主頻和實(shí)際的運(yùn)算速度存在確定的關(guān)系,但目前仍沒有一個(gè)確定的公式能夠定量?jī)烧叩臄?shù)值關(guān)系,由于CPU 的運(yùn)算速度 仍要看CPU 的流水線的各方面的性能指標(biāo)（緩

3、存,指令 集,CPU 的位 數(shù)等等）；由于主頻并不直接代表運(yùn)算速度,所以在確定情形下,很可第 1 頁,共 28 頁能會(huì)顯現(xiàn)主頻較高的CPU 實(shí)際運(yùn)算速度較低的現(xiàn)象；比如AMD公司 的AthlonXP 系列CPU 大多都能已較低的主頻,達(dá)到英特爾公司 的Pentium 4 系列CPU 較高主頻 的CPU 性能,所 以AthlonXP 系列CPU 才以PR 值的方式來命名；因此主頻僅 是而不代表CPU 的整體性 能；CPU 性能表現(xiàn)的一個(gè)方 面,CPU 的主頻不代 表CPU 的速度,但提高主頻對(duì)于提 高CPU 運(yùn)算 速度卻是至關(guān)重要的；舉個(gè)例子來說,假設(shè)某個(gè)CPU 在一個(gè)時(shí)鐘周期 內(nèi)執(zhí)行一條運(yùn)算指

4、令,那么當(dāng)CPU 運(yùn)行在100MHz 主頻時(shí),將比它運(yùn) 行在50MHz 主頻時(shí)速度快一倍；由 100MHz 的時(shí)鐘周期 50MHz 的于 比 時(shí)鐘周期占用時(shí)間削減了一半,也就是工作在 100MHz 主頻的CPU 執(zhí)行一條運(yùn)算指令所需時(shí)間僅為10ns 比工作在50MHz 主頻時(shí)的20ns 縮 短了一半,自然運(yùn)算速度也就快了一倍；只不過電腦的整體運(yùn)行速度不僅取決于CPU 運(yùn)算速度,仍與其它各分系統(tǒng)的運(yùn)行情形有 關(guān),只有在提高主頻的同時(shí),各分系統(tǒng)運(yùn)行速度和各分系統(tǒng)之間的數(shù)據(jù)傳輸速度都能得到提高后,電腦整體的運(yùn)行速度才能真正得到提高；提高CPU 工作主頻主要受到生產(chǎn)工藝的限 制；由于CPU 是在半 導(dǎo)

5、體硅片上制造的,在硅片上的元件之間需要導(dǎo)線進(jìn)行聯(lián)接,由于在高頻狀態(tài)下要求導(dǎo)線越細(xì)越短越好,這樣才能減小導(dǎo)線分布電容等雜散干擾以保證CPU 運(yùn)算正確；因此制造工藝的限制,是CPU 主頻進(jìn)展的最大障礙之一；第 2 頁,共 28 頁什么是總線？微機(jī)中總線一般有內(nèi)部總線,系統(tǒng)總線和外部總線；內(nèi)部總線是微機(jī)內(nèi)部各外圍芯片與處理器之間的總線,用于芯片一級(jí)的互連；而系統(tǒng)總線是微機(jī)中各插件板與系統(tǒng)板之間的總線,用于插件板一級(jí)的互 連；外部總線就是微機(jī)和外部設(shè)備之間的總線,微機(jī)作為一種設(shè)備,通過該總線和其他設(shè)備進(jìn)行信息與數(shù)據(jù)交換,它用于設(shè)備一級(jí)的互 連；什么是前端總線：“前端總線”這個(gè)名稱是由AMD在推出K7

6、CPU 時(shí)提出的概念,但是始終以來都被大家誤認(rèn)為這個(gè)名詞不過是外頻的另 一個(gè)名稱；我們所說的外頻指的是CPU 與主板連接的速度,這個(gè)概念是建立在數(shù)字脈沖信號(hào)震蕩速度基礎(chǔ)之上的,而前端總線的速度指的是數(shù)據(jù)傳輸?shù)乃俣?由于數(shù)據(jù)傳輸最大帶寬取決于全部同時(shí)傳輸?shù)臄?shù) 據(jù)的寬度和傳輸頻率,即數(shù)據(jù)帶寬（總線頻率數(shù)據(jù)位寬） 8；目前PC 機(jī)上所能達(dá)到的前端總線頻率 有266MHz,333MH,z 400MH,533MHz,800MHz,1066MH,z 1333MHz幾種,前端總線頻率越大,代表著CPU 與內(nèi)存之間的數(shù)據(jù)傳輸量越大,更能充分發(fā)揮出CPU 的功能；現(xiàn)在的CPU 技術(shù)進(jìn)展很快,運(yùn)算速度提高很快,而

7、足夠大的前端總線可以保證有足夠的數(shù)據(jù)供應(yīng)給CPU；較低的前端總線將無法供應(yīng)足夠的數(shù)據(jù)給CPU,這樣就限制了CPU 性能得發(fā)揮,成為系統(tǒng)瓶 頸；第 3 頁,共 28 頁前端總線的英文名字是Front Side Bus,通常用FSB 表示,是 將CPU 連接到北橋芯片的總線；選購(gòu)主板和CPU 時(shí),要留意兩者搭配問 題,一般來說,假如CPU 不超頻,那么前端總線是 由CPU 準(zhǔn)備的,假如 主板不支持CPU 所需要的前端總線,系統(tǒng)就無法工作；也就是說,需 要主板和CPU 都支持某個(gè)前端總線,系統(tǒng)才能工作,只不過一個(gè)CPU 默認(rèn)的前端總線是唯獨(dú)的,因此看一個(gè)系統(tǒng)的前端總線主要看 CPU 就 可以；北橋芯

8、片負(fù)責(zé)聯(lián)系內(nèi)存,顯卡等數(shù)據(jù)吞吐量最大的部件,并和南橋芯片連接；CPU 就是通過前端總線（FSB）連接到北橋芯片,進(jìn)而通過北橋芯片和內(nèi)存,顯卡交換數(shù)據(jù)；前端總線是CPU 和外界交換數(shù)據(jù) 的最主要通道,因此前端總線的數(shù)據(jù)傳輸才能對(duì)運(yùn)算機(jī)整體性能作用很大,假如沒足夠快的前端總線,再?gòu)?qiáng)的CPU 也不能明顯提高運(yùn)算機(jī) 整體速度；數(shù)據(jù)傳輸最大帶寬取決于全部同時(shí)傳輸?shù)臄?shù)據(jù)的寬度和傳輸頻率,即數(shù)據(jù)帶寬（總線頻率數(shù)據(jù)位寬） 8；目前PC 機(jī)上所 能達(dá)到的前端總線頻率有 266MHz,333MHz,400MHz,533MHz,800MHz幾種,前端總線頻率越大,代表著CPU 與北橋芯片之間的數(shù)據(jù)傳輸 能力越大,更

9、能充分發(fā)揮出CPU 的功能；現(xiàn)在 的CPU 技術(shù)進(jìn)展很快,運(yùn)算速度提高很快,而足夠大的前端總線可以保證有足夠的數(shù)據(jù)供應(yīng)給CPU,較低的前端總線將無法供應(yīng)足夠的數(shù)據(jù)給CPU,這樣就限制了CPU 性能得發(fā)揮,成為系統(tǒng)瓶頸；明顯同等條件下,前端總線越 快,系統(tǒng)性能越好；第 4 頁,共 28 頁外頻與前端總線頻率的區(qū)分：前端總線的速度指的是數(shù)據(jù)傳輸?shù)乃俣?外頻是CPU 與主板之間同步運(yùn)行的速度；也就是 說,100MHz 外頻特指數(shù)字脈沖信號(hào)在每秒鐘震蕩一千萬次；而100MHz 前端總線 指的是每秒鐘CPU 可接受的數(shù)據(jù)傳輸量 是100MHz 64bit=6400Mbit/s=800MByte/s （1

10、Byte=8bit ）；二級(jí)緩存CPU緩存（CacheMemone）y 位于CPU與內(nèi)存之間的臨時(shí)儲(chǔ)備器,它的容量比內(nèi)存小但交換速度快；在緩存中的數(shù)據(jù)是內(nèi)存中的一小部分,但這一小部分是短時(shí)間內(nèi)CPU 即將拜望的,當(dāng)CPU 調(diào)用大量數(shù) 據(jù)時(shí),就可躲開內(nèi)存直接從緩存中調(diào)用,從而加快讀取速度；由此可見,在CPU 中加入緩存是一種高效的解決方 案,這樣整個(gè)內(nèi)儲(chǔ)備器（緩存+內(nèi)存）就變成了既有緩存的高速度,又有內(nèi)存的大容量的儲(chǔ)備系統(tǒng)了；緩存對(duì)CPU 的性能影響很大,主要是由 于CPU 與緩存間的帶寬引起 的；CPU 的數(shù)據(jù)交換次序 和緩存的工作原理是當(dāng)CPU 要讀取一個(gè)數(shù)據(jù)時(shí),第一從緩存中 查找,假如找到

11、就馬上讀取并送給 慢的速度從內(nèi)存中讀取并送給CPU 處理；假如沒有找到,就用相 對(duì)CPU 處理,同時(shí)把這個(gè)數(shù)據(jù)所在的數(shù) 據(jù)塊調(diào)入緩存中,可以使得以后對(duì)整塊數(shù)據(jù)的讀取都從緩存中進(jìn)行,不第 5 頁,共 28 頁必再調(diào)用內(nèi)存；正是這樣的讀取機(jī)制使CPU 讀取緩存的命中率特殊高（大多 數(shù)CPU 可達(dá)90%左右）,也就是 CPU 下一次要讀取的數(shù) 90%都在緩 說 據(jù)存中,只有大約10%需要從內(nèi)存讀取；這大大節(jié)省了 CPU 直接讀取 內(nèi)存的時(shí)間,也使CPU 讀取數(shù)據(jù)時(shí)基本無需等待；總的來 CPU 讀 說,取數(shù)據(jù)的次序是先緩存后內(nèi)存；最早先的CPU 緩存是個(gè)整體的,而且容量很低,英特爾公司 從Pentiu

12、m 時(shí)代開頭把緩存進(jìn)行了分類；當(dāng)時(shí)集成在 CPU 內(nèi)核中的緩 存已不足以中意CPU 的需求,而制造工藝上的限制又不能大幅度提高 緩存的容量；因此顯現(xiàn)了集成在與CPU 同一塊電路板上或主板上的 緩存,此時(shí)就把CPU 內(nèi)核集成的緩存稱為一級(jí)緩存,而外部的稱為 二級(jí)緩存；一級(jí)緩存中仍分?jǐn)?shù)據(jù)緩存（I-Cache ）和指令緩存（D-Cache）；二者分別用來存放數(shù)據(jù)和執(zhí)行這些數(shù)據(jù)的指令,而且兩者可以同時(shí)被CPU 拜望,削減了爭(zhēng) 用Cache 所造成的沖突,提高了處理器效能；英特爾公司在推出Pentium 4 處理器時(shí),仍新增了一種一級(jí)追蹤緩存,容量為12KB. 隨著CPU 制造工藝的進(jìn)展,二級(jí)緩存也能輕

13、易的集成 在CPU 內(nèi) 核中,容量也在逐年提升；現(xiàn)在再用集成在CPU 內(nèi)部與否來定義一,二級(jí)緩存,已不精確；而且隨著二級(jí)緩存被集成入CPU 內(nèi)核中,以往 二第 6 頁,共 28 頁級(jí)緩存與CPU 大差距分頻的情形也被轉(zhuǎn)變,此時(shí)其以相同于主頻的速度工作,可以為CPU 供應(yīng)更高的傳輸速 度；二級(jí)緩存是CPU 性能表現(xiàn)的關(guān)鍵之一,在CPU 核心不變化的情 形下,增加二級(jí)緩存容量能使性能大幅度提高；而同一核心的CPU 高 低端之分往往也是在二級(jí)緩存上有差異,由此可見二級(jí)緩存對(duì)于CPU 的重要性；CPU 在緩存中找到有用的數(shù)據(jù)被稱為命中,當(dāng)緩存中沒 有CPU 所需的數(shù)據(jù)時(shí)（這時(shí)稱為未命中）,CPU 才拜

14、望內(nèi)存；從理論上講,在一顆擁有二級(jí)緩存的CPU 中,讀取一級(jí)緩存的命中率 80%；也就是 為說CPU 一級(jí)緩存中找到的有用數(shù)據(jù)占數(shù)據(jù)總量 的80%,剩下的20%從二級(jí)緩存中讀取；由于不能精確推測(cè)將要執(zhí)行的數(shù)據(jù),讀取二級(jí)緩存的命中率也在80%左右（從二級(jí)緩存讀到有用的數(shù)據(jù)占總數(shù)據(jù)的16%）；那么仍有的數(shù)據(jù)就不得不從內(nèi)存調(diào)用,但這已經(jīng)是一個(gè)相當(dāng)小的比例了；目前的較高端的CPU 中,仍會(huì)帶有三級(jí)緩存,它是為 讀取二級(jí)緩存后未命中的數(shù)據(jù)設(shè)計(jì)的種緩存,在擁有三級(jí)緩存的 CPU 中,只有約5%的數(shù)據(jù)需要從內(nèi)存中調(diào)用,這進(jìn)一步提高了 CPU 的效率；為了保證CPU 拜望時(shí)有較高的命中率,緩存中的內(nèi)容應(yīng)當(dāng)按確

15、定的算法替換；一種較常用的算法是“最近最少使用算法” （LRU算 法）,第 7 頁,共 28 頁它是將最近一段時(shí)間內(nèi)最少被拜望過的行剔除出局；因此需要為每行設(shè)置一個(gè)計(jì)數(shù)器,LRU 算法是把命中行的計(jì)數(shù)器清零,其他各行計(jì)數(shù)器加1；當(dāng)需要替換時(shí)剔除行計(jì)數(shù)器計(jì)數(shù)值最大的數(shù)據(jù)行出局；這是一種高效,科學(xué)的算法,其計(jì)數(shù)器清零過程可以把一些頻繁調(diào)用后再不需要的數(shù)據(jù)剔除出緩存,提高緩存的利用率；CPU 產(chǎn)品中,一級(jí)緩存的容量基本 在4KB 到18KB 之間,二級(jí) 緩存的容量就分為128KB,256KB,512KB,1MB 等；一級(jí)緩存容量各 產(chǎn)品之間相差不大,而二級(jí)緩存容量就是提高CPU 性能的關(guān)鍵；二級(jí) 緩

16、存容量的提升是由CPU 制造工藝所準(zhǔn)備的,容量增大必定導(dǎo)致CPU 內(nèi)部晶體管數(shù)的增加,要在有限的CPU 面積上集成更大的緩 對(duì)制造存,工藝的要求也就越高；雙核心CPU 的二級(jí)緩存比較特殊,和以前的單核 心CPU 相 比,最重要的就是兩個(gè)內(nèi)核的緩存所儲(chǔ)存的數(shù)據(jù)要保持一樣,否就就會(huì)出現(xiàn)錯(cuò)誤,為明白決這個(gè)問題不同的Intel 雙核心處理器的二級(jí)緩存CPU 使用了不同的方 法：目前Intel 的雙核心CPU 主要有Pentium D,Pentium EE,Core Duo 三種,其 Pentium D ,Pentium EE 的二級(jí)緩存方式完全相同；中Pentium D 和Pentium EE 的二級(jí)

17、緩存都是CPU 內(nèi)部?jī)蓚€(gè)內(nèi)核具有互相獨(dú)立的二級(jí)緩存,其中,8xx 系列的Smithfield 核心CPU 為每 核第 8 頁,共 28 頁心1MB,而9xx系列的Presler核心CPU為每核 心2MB；這種CPU 內(nèi)部的兩個(gè)內(nèi)核之間的緩存數(shù)據(jù)同步是依靠位于主板北橋芯片上的仲裁單元通過前端總線在兩個(gè)核心之間傳輸來實(shí)現(xiàn)的,所以其數(shù)據(jù)推遲問題比較嚴(yán)肅,性能并不盡如人意；Core Duo 使用的核心 Yonah,它的二級(jí)緩存就是兩個(gè)核心共 為 享2MB 的二級(jí)緩存,共享式的二級(jí)緩存協(xié) Intel 的“ Smart cache” 作共享緩存技術(shù),實(shí)現(xiàn)了真正意義上的緩存數(shù)據(jù)同步,大幅度降低了數(shù)據(jù)推遲,削

18、減了對(duì)前端總線的占用,性能表現(xiàn)不錯(cuò),是目前雙核心處理器上最先進(jìn)的二級(jí)緩存架構(gòu)；今后Intel 的雙核心處理器的二級(jí)緩存都會(huì)接受這種兩個(gè)內(nèi)核共享二級(jí)緩存的“ 技術(shù)；AMD 雙核心處理器的二級(jí)緩 存Smart cache ”共享緩存Athlon 64 X2 CPU 的核心主要有Manchester 和Toledo 兩種,他們的二級(jí)緩存都是CPU 內(nèi)部?jī)蓚€(gè)內(nèi)核具有相互獨(dú)立的二級(jí)緩 其 存,中,Manchester 核心為每核心512KB,而Toledo 核心為每核心1MB；處理器內(nèi)部的兩個(gè)內(nèi)核之間的緩存數(shù)據(jù)同步是依靠 CPU 內(nèi)置 的 System Request Interface 系統(tǒng)請(qǐng)求接口,

19、SRI 把握,傳輸在 CPU 內(nèi)部即可實(shí)現(xiàn)；這樣一來,不但CPU 資源占用很小,而且不必占用 內(nèi)存總線資源,數(shù)據(jù)推遲也比Intel 的Smithfield 核心和Presler 核心大為削減,協(xié)作效率明顯賽過這兩種核心；不過,由于這種方式仍然是兩個(gè)內(nèi)核的緩存相互獨(dú)立,從架構(gòu)上來看也明顯不如以Yonah 核第 9 頁,共 28 頁心為代表的Intel 的共享緩存技術(shù)Smart Cache；CPU 封裝技術(shù)所謂“ CPU 封裝技術(shù)”是一種將集成電路用絕緣的塑料或陶瓷材料打包的技術(shù)；以CPU 為例,我們實(shí)際看到的體積和外觀并不是真正的CPU 內(nèi)核的大小和面貌,而 是CPU 內(nèi)核等元件經(jīng)過封裝后的產(chǎn)

20、品；CPU 封裝對(duì)于芯片來說是必需的,也是至關(guān)重要的；由于芯片 必 須與外界隔離,以防止空氣中的雜質(zhì)對(duì)芯片電路的腐蝕而造成電氣性 能下降；另一方面,封裝后的芯片也更便于安裝和運(yùn)輸；由于封裝技 術(shù)的好壞仍直接影響到芯片自身性能的發(fā)揮和與之連接的 PCB（印制 電路板）的設(shè)計(jì)和制造,因此它是至關(guān)重要的；封裝也可以說是指安 裝半導(dǎo)體集成電路芯片用的外殼,它不僅起著安放,固定,密封,保 護(hù)芯片和增強(qiáng)導(dǎo)熱性能的作用,而且仍是溝通芯片內(nèi)部世界與外部電 路的橋梁芯片上的接點(diǎn)用導(dǎo)線連接到封裝外殼的引腳上,這些引 腳又通過印刷電路板上的導(dǎo)線與其他器件建立連接；因此,對(duì)于許多 集成電路產(chǎn)品而言,封裝技術(shù)都是特殊關(guān)

21、鍵的一環(huán)；目前接受的CPU 封裝多是用絕緣的塑料或陶瓷材料包裝起 來,能第 10 頁,共 28 頁起著密封和提高芯片電熱性能的作用；由于現(xiàn)在處理器芯片的內(nèi)頻越來越高,功能越來越強(qiáng),引腳數(shù)越來越多,封裝的形狀也不斷在轉(zhuǎn)變；封裝時(shí)主要考慮的因素：芯片面積與封裝面積之比為提高封裝效率,盡量接近 1:1 引腳要盡量短以削減推遲,引腳間的距離盡量遠(yuǎn),以保證互不干擾,提高性能基于散熱的要求,封裝越薄越好作為運(yùn)算機(jī)的重要組成部分,CPU 的性能直接影響運(yùn)算機(jī)的整體性能；而CPU 制造工藝的最終一步也是最關(guān)鍵一步就 CPU 的封裝是 技術(shù),接受不同封裝技術(shù)的 CPU,在性能上存在較大差距；只有高品質(zhì)的封裝技術(shù)

22、才能生產(chǎn)出完善的 CPU 產(chǎn)品；CPU 芯片的封裝技術(shù)：DIP 封裝DIP 封裝（Dual In-line Package）,也叫雙列直插式封裝技術(shù),指接受雙列直插形式封裝的集成電路芯片,絕大多數(shù)中小規(guī)模集成電路均接受這種封裝形式,其引腳數(shù)一般不超過100；DIP 封裝的CPU 芯片有兩排引腳,需要插入到具有 DIP 結(jié)構(gòu)的芯片插座上；當(dāng)然,也可以直接插在有相同焊孔數(shù)和幾何排列的電路板上進(jìn)行焊接；DIP 封第 11 頁,共 28 頁裝的芯片在從芯片插座上插拔時(shí)應(yīng)特殊當(dāng)心,以免損壞管腳；DIP 封 裝結(jié)構(gòu)形式有：多層陶瓷雙列直插式DIP,單層陶瓷雙列直插式DIP,引線框架式DIP（含玻璃陶瓷封接

23、式,塑料包封結(jié)構(gòu)式,陶瓷低熔玻 璃封裝式）等；DIP 封裝具有以下特點(diǎn)：1. 適合在PCB印刷電路板 上穿孔焊接,操作便利；2. 芯片面積與封裝面積之間的比值較大,故體積也較大；最早的4004,8008,8086,8088 等CPU 都接受了DIP 封裝,通 過其上的兩排引腳可插到主板上的插槽或焊接在主板上；QFP 封 裝這種技術(shù)的中文含義叫方型扁平式封裝技術(shù)（Plastic QuadFlat Pockage）,該技術(shù)實(shí)現(xiàn)的CPU 芯片引腳之間距離很小,管腳很 細(xì),一般大規(guī)?；虺笠?guī)模集成電路接受這種封裝形式,其引腳數(shù)一般都在100 以上；該技術(shù)封裝CPU 時(shí)操作便利,牢靠性高；而且其封裝 外

24、形尺寸較小,寄生參數(shù)減小,適合高頻應(yīng)用；該技術(shù)主要適合用 SMT 表面安裝技術(shù)在PCB 上安裝布 線；QFP 封 裝這種技術(shù)的中文含義叫方型扁平式封裝技術(shù)（Plastic QuadFlat Pockage）,該技術(shù)實(shí)現(xiàn)的CPU 芯片引腳之間距離很小,管腳很 細(xì),第 12 頁,共 28 頁一般大規(guī)?；虺笠?guī)模集成電路接受這種封裝形式,其引腳數(shù)一般都在100 以上；該技術(shù)封裝CPU 時(shí)操作便利,牢靠性高；而且其封裝 外形尺寸較小,寄生參數(shù)減小,適合高頻應(yīng)用；該技術(shù)主要適合用 SMT 表面安裝技術(shù)在PCB 上安裝布 線；PFP 封 裝該技術(shù)的英文全稱為Plastic Flat Package ,中文

25、含義為塑料扁平組件式封裝；用這種技術(shù)封裝的芯片同樣也必需接受 SMD 技術(shù) 將芯片與主板焊接起來；接受SMD 安裝的芯片不必在主板上打 一般孔,在主板表面上有設(shè)計(jì)好的相應(yīng)管腳的焊盤；將芯片各腳對(duì)準(zhǔn)相應(yīng)的焊盤,即可實(shí)現(xiàn)與主板的焊接；用這種方法焊上去的芯片,假如不用專用工具是很難拆卸下來的；該技術(shù)與上面的QFP 技術(shù)基本相像,只 是外觀的封裝形狀不同而已；PGA 封 裝該技術(shù)也叫插針網(wǎng)格陣列封裝技術(shù)（Ceramic Pin Grid Arrau Package）,由這種技術(shù)封裝的芯片內(nèi)外有多個(gè)方陣形的插針,每個(gè) 方陣形插針沿芯片的四周間隔確定距離排列,依據(jù)管腳數(shù)目的多少,可以圍成25 圈；安裝時(shí),

26、將芯片插入特地的PGA 插座；為了使 得CPU 能夠更便利的安裝和拆卸,從486 芯片開頭,顯現(xiàn)了一種ZIF CPU 第 13 頁,共 28 頁插座,特地用來中意PGA 封裝的CPU 在安裝和拆卸上的要 求；該技術(shù)一般用于插拔操作比較頻繁的場(chǎng)合之下；BGA 封裝BGA 技術(shù)（Ball Grid Array ）即球柵陣列封裝技術(shù)；Package 該技術(shù)的顯現(xiàn)便成為CPU,主板南,北橋芯片等高密度,高性能,多引腳封裝的正確選擇；但BGA 封裝占用基板的面積比較 雖然該技大；術(shù)的I/O 引腳數(shù)增多,但引腳之間的距離遠(yuǎn)大于QFP,從而提高了組裝成品率；而且該技術(shù)接受了可控塌陷芯片法焊接,從而可以改善它

27、的電熱性能；另外該技術(shù)的組裝可用共面焊接,從而能大大提高封裝的牢靠性；并且由該技術(shù)實(shí)現(xiàn)的封裝 可以提高很大；BGA 封裝具有以下特 點(diǎn)：CPU 信號(hào)傳輸推遲小,適應(yīng)頻 率1.I/O 引腳數(shù)雖然增多,但引腳之間的距離遠(yuǎn)大于QFP 封裝方式,提高了成品率2. 雖然BGA 的功耗增加,但由于接受的是可控塌陷芯片法焊 接,從而可以改善電熱性能3. 信號(hào)傳輸推遲小,適應(yīng)頻率大大提高4. 組裝可用共面焊接,牢靠性大大提高第 14 頁,共 28 頁目前較為常見的封裝形式：OPGA封裝OPG（A Organicpingrid Array ,有機(jī)管腳陣列）；這種封裝的基底使用的是玻璃纖維,類似印刷電路板上的材料

28、；此種封裝方式可以降低阻抗和封裝成本；OPGA封裝拉近了外部電容和處理器內(nèi) 核的距離,可以更好地改善內(nèi)核供電和過濾電流雜波；AMD 公司 的AthlonXP 系列CPU 大多使用此類封 裝；mPGA封 裝mPG,A 微型PGA封裝,目前只有AMD 公司的Athlon 64 和英特爾公司的Xeon（至強(qiáng)）系列CPU 等少數(shù)產(chǎn)品所接受,而且多是些高 端產(chǎn)品,是種先進(jìn)的封裝形式；CPGA封 裝CPGA 也就是常說的陶瓷封裝,全稱 為Ceramic PGA；主要在Thunderbird （雷鳥）核心和“ Palomino”核心的Athlon 處理器上接受；FC-PGA 封 裝 FC-PGA 封裝是反轉(zhuǎn)

29、芯片針腳柵格陣列的縮寫,這種封裝 中第 15 頁,共 28 頁有針腳插入插座；這些芯片被反轉(zhuǎn),以至片模或構(gòu)成運(yùn)算機(jī)芯片的處 理器部分被暴露在處理器的上部；通過將片模暴露出來,使熱量解決 方案可直接用到片模上,這樣就能實(shí)現(xiàn)更有效的芯片冷卻；為了通過隔絕電源信號(hào)和接地信號(hào)來提高封裝的性能,FC-PGA 處理器在處 理器的底部的電容放置區(qū)域（處理器中心）安有離散電容和電阻；芯片底部的針腳是鋸齒形排列的；此外,針腳的支配方式使得處理器只能以一種方式插入插座；FC-PGA 封裝用于奔 騰III 和英特爾賽揚(yáng)處理器,它們都使用370 針；FC-PGA2 封 裝FC-PGA2 封裝與FC-PGA 封裝類型很

30、相像,除了這些處理器仍 具有集成式散熱器IHS ；集成式散熱器是在生產(chǎn)時(shí)直接安裝到處理器片上的；由于IHS 與片模有很好的熱接觸并且供應(yīng)了更大的表面積以更好地發(fā)散熱量,所以它顯著地增加了熱傳導(dǎo)；FC-PGA2 封裝用 于奔騰III 和英特爾賽揚(yáng)處理器（370 針）和奔騰4 處理器（478 針）；OOI 封 裝OOI 是OLGA 的簡(jiǎn)寫；OLGA 代表了基板柵格陣列；OLGA 芯片 也使用反轉(zhuǎn)芯片設(shè)計(jì),其中處理器朝下附在基體上,實(shí)現(xiàn)更好的信號(hào)完整性,更有效的散熱和更低的自感應(yīng)；OOI 有一個(gè)集成式導(dǎo)熱器IHS ,能幫忙散熱器將熱量傳給正確安裝的風(fēng)扇散熱器；OOI 用于奔騰4 處理器,這些處理器有

31、423 針；第 16 頁,共 28 頁P(yáng)PGA 封 裝“PPGA”的英文全稱為“ PlasticPin Grid Array ”,是塑針柵格陣列的縮寫,這些處理器具有插入插座的針腳；為了提高熱傳導(dǎo)性,PPGA 在處理器的頂部使用了鍍鎳銅質(zhì)散熱器；芯片底部的針腳是 鋸齒形排列的；此外,針腳的支配方式使得處理器只能以一種方式插入插座；S.E.C.C. 封裝“S.E.C.C. ”是“ Single Edge Contact Cartridge ”縮寫,是單邊接觸卡盒的縮寫；為了與主板連接,處理器被插入一個(gè)插槽；它不使用針腳,而是使用“金手指”觸點(diǎn),處理器使用這些觸點(diǎn)來傳遞信號(hào)；S.E.C.C. 被一

32、個(gè)金屬殼掩蓋,這個(gè)殼掩蓋了整個(gè)卡盒組件的 頂端；卡盒的背面是一個(gè)熱材料鍍層,充當(dāng)了散熱器；S.E.C.C. 內(nèi)部,大多數(shù)處理器有一個(gè)被稱為基體的印刷電路板連接起處理器,二級(jí)高速緩存和總線終止電路；S.E.C.C. 封裝用于有242 個(gè)觸點(diǎn)的英特爾奔騰II 處理器和有330 個(gè)觸點(diǎn)的奔騰II 至強(qiáng)和奔騰III 至強(qiáng)處理器；S.E.C.C.2 封裝封裝與S.E.C.C. 封裝相像,除了使用更少的愛惜性包裝并且不含有導(dǎo)熱鍍層；封裝用于一第 17 頁,共 28 頁些較晚版本的奔騰II 處理器和奔騰III 處理器（242 觸點(diǎn)）；S.E.P. 封裝“S.E.P. ”是“ Single Edge Proc

33、essor ”的縮寫,是單邊處理器的縮寫；“ S.E.P. ”封裝類似于“ S.E.C.C. ”或者“ S.E.C.C.2 ”封裝,也是接受單邊插入到Slot 插槽中,以金手指與插槽接觸,但是它沒有全包裝外殼,底板電路從處理器底部是可見的； “S.E.P. ”封 裝應(yīng)用于早期的242 根金手指的 Intel Celeron 處理器；PLGA 封 裝 PLGA 是Plastic Land Grid 的縮寫,即塑料焊盤柵格 Array 陣列封裝；由于沒有使用針腳,而是使用了細(xì)小的點(diǎn)式接口,所以PLGA 封裝明顯比以前 的FC-PGA2 等封裝具有更小的體積,更少的 信號(hào)傳輸缺失和更低的生產(chǎn)成本,可

34、以有效提升處理器的信號(hào)強(qiáng)度,提 升處理器頻率,同時(shí)也可以提高處理器生產(chǎn)的良品率,降低生產(chǎn)成本；目前Intel 公司Socket 775 接口的CPU 接受了此封 裝；CuPGA封裝 CuPGA 是Lidded Ceramic Package Grid 的 Array 縮寫,即有蓋陶瓷柵格陣列封裝；其與一般陶瓷封裝最大的區(qū)分是增加了一個(gè)頂蓋,能供應(yīng)更好的散熱性能以及能愛惜CPU 核心免受 損壞；目前AMD64系列CPU 接受了此封裝；“ CPU 適用類型”是指該處 理器所適用的應(yīng)用類型,針對(duì)不同用戶的不同需求,不同應(yīng)用范疇,第 18 頁,共 28 頁CPU 被設(shè)計(jì)成各不相同的類型,即分為嵌入式和

35、通用式,微把握 式；嵌入式CPU 主要用于運(yùn)行面對(duì)特定領(lǐng)域的專用程 序,配備輕量級(jí)操作系統(tǒng),其應(yīng)用極其廣泛,像移動(dòng)電話,DVD,機(jī)頂盒等都是使用嵌入式CPU；微把握式CPU主要用于汽車空調(diào),自動(dòng)機(jī)械等自控設(shè)備領(lǐng) 域；而通用式CPU 追求高性能,主要用于高性能個(gè)人運(yùn)算機(jī)系統(tǒng)（即PC 臺(tái)式機(jī)）,服務(wù)器（工作站）以及筆記本三種；臺(tái)式機(jī)的CPU,就是平常大部分場(chǎng)合所提到的應(yīng)用于 PC 的 CPU,平常所說Intel 的奔騰4,賽揚(yáng),AMD的AthlonXP 等等都屬于此 類CPU；應(yīng)用于服務(wù)器和工作站上的CPU,因其針對(duì)的應(yīng)用范疇,所以此類CPU 在穩(wěn)固性,處理速度,同時(shí)處理任務(wù)的數(shù)量等方面的要求都

36、要高于單機(jī)CPU；其中服務(wù)器（工作站）CPU 的高牢靠性是一 般CPU 所無法比擬的,由于大多數(shù)的服務(wù)器都要中意每天24 小時(shí),每周7 天的滿符合工作要求；由于服務(wù)器（工作站）數(shù)據(jù)處理量很大,需要采用多CPU 并行處理結(jié)構(gòu),即一臺(tái)服務(wù)器中安 裝2,4,8等多個(gè)CPU,需要留意的是,并行結(jié)構(gòu)需要的CPU 必需為偶數(shù)個(gè)；對(duì)于服務(wù)器而 言,多處理器可用于數(shù)據(jù)庫(kù)處理等高負(fù)荷高速度應(yīng)用；而對(duì)于工作站,多處理器系統(tǒng)就可以用于三維圖形制作和動(dòng)畫文件編碼等單處理器無法實(shí)現(xiàn)的高處理速度應(yīng)用；另外許多CPU 的新技術(shù)都是領(lǐng)先開發(fā)應(yīng) 用于服務(wù)器（工作站）CPU 中；第 19 頁,共 28 頁在最早期的CPU 設(shè)計(jì)中

37、并沒有單獨(dú)的筆記 本CPU,均接受與臺(tái)式機(jī)的CPU,后來隨著筆記本電腦的散熱和體積成為進(jìn)展的瓶頸時(shí),才逐步生產(chǎn)出筆記本專用CPU；受筆記本內(nèi)部空間,散熱和電池容量的限制,筆記本CPU 在外觀尺寸,功耗（耗電量）方面都有很高的要 求；筆記本電池性能是特殊重要的性能,CPU 的功耗大小對(duì)電池使用時(shí) 間有著最直接的影響,所以為了降低功耗筆記本處理器中都包含有一些節(jié)能技術(shù)；在無線網(wǎng)絡(luò)將要獲得更多應(yīng)用的現(xiàn)在,筆記本CPU 仍增 加了一些定制的針對(duì)無線通信的功能；服務(wù)器CPU 和筆記 本CPU 都包含有各自特殊的專有技 術(shù),都是為了更好的在各自的工作條件下發(fā)揮出更好的性能；比如服務(wù)器的多CPU 并行處理,

38、以及多核多線程技術(shù)；筆記 本自動(dòng)調(diào)整工作頻率及電壓）節(jié)能技術(shù)；CPU的SpeedStep（可封裝方式三者也有不同之處,筆記本CPU 是三者中最小最薄的 一種,由于筆記本處理器的體積需要更小,耐高溫的性能要更佳,因此在制造工藝上要求也就更高；三者在穩(wěn)固性中以服務(wù)器CPU 最強(qiáng),由于其設(shè)計(jì)時(shí)就要求有極 低的錯(cuò)誤率,部分產(chǎn)品甚至要求全年滿負(fù)荷工作,故障時(shí)間不能超過 5分鐘；第 20 頁,共 28 頁臺(tái)式機(jī)CPU 工作電壓和功耗都高于筆記 本CPU,通常臺(tái)式機(jī)CPU 的測(cè)試溫度上限為75 攝氏度,超過75 攝氏度,工作就會(huì)不穩(wěn)固,甚至顯現(xiàn)問題；而筆記本CPU 的測(cè)試溫度上限 為100 攝氏度；服務(wù)器C

39、PU 需要長(zhǎng)時(shí)間的穩(wěn)固工作,在散熱方面的要求就更高 了；在選購(gòu)整機(jī)特殊是有特定功能的運(yùn)算機(jī)（如筆記本,服務(wù)器等）時(shí),需要留意CPU 的適用類型,選用不適合 的CPU 類型,一方面會(huì) 影響整機(jī)的系統(tǒng)性能,另一方面會(huì)加大運(yùn)算機(jī)的愛惜成本；單獨(dú)選購(gòu)CPU 時(shí)候也要留 意CPU 的適用類型,建議依據(jù)具體應(yīng)用的需求來購(gòu) 買CPU；倍頻CPU 的倍頻,全稱是倍頻系 數(shù)；CPU 的核心工作頻率與外頻之間存 在著一個(gè)比值關(guān)系,這個(gè)比值就是倍頻系數(shù),簡(jiǎn)稱倍頻；理論上倍頻是 從1.5 始終到無限的,但需要留意的是,倍頻是以以0.5 為一個(gè)間隔 單位；外頻與倍頻相乘就是主頻,所以其中任何一項(xiàng)提高都可以使CPU 的主

40、頻上 升；原先并沒有倍頻概念,CPU 的主頻和系統(tǒng)總線的速度是一樣 的,但CPU 的速度越來越快,倍頻技術(shù)也就應(yīng)允而 生；它可使系統(tǒng)總線工作在相對(duì)較低的頻率上,而CPU 速度可以通過倍頻來無限提升；那么第 21 頁,共 28 頁CPU 主頻的運(yùn)算方式變?yōu)椋褐黝l= 外頻x 倍頻；也就是倍頻是指CPU 和系統(tǒng)總線之間相差的倍數(shù),當(dāng)外頻不變時(shí),提高倍頻,CPU 主頻 也就越高；多媒體指令集CPU 依靠指令來運(yùn)算和把握系統(tǒng),每 款CPU 在設(shè)計(jì)時(shí)就規(guī)定了一系 列與其硬件電路相協(xié)作的指令系統(tǒng)；指令的強(qiáng)弱也是CPU 的重要指 標(biāo),指令集是提高微處理器效率的最有效工具之一；從現(xiàn)階段的主流體系結(jié)構(gòu)講,指令集可

41、分為復(fù)雜指令集和精簡(jiǎn)指令集兩部分,而從具體運(yùn)用看,如Intel 的MM（X Multi MediaExtended）,SSE,SSE2 （Streaming-Single instruction multiple data-Extensions 2 ）和AMD的3DNow 都是CPU 的擴(kuò)展指令集,分別增強(qiáng) CPU 的多等 . 了 媒體,圖形圖象和Internet 等的處理才能；我們通常會(huì)把 CPU 的擴(kuò)展指令集稱為CPU 的指令集；1,精簡(jiǎn)指令集的運(yùn)用在最初制造運(yùn)算機(jī)的數(shù)十年里,隨著運(yùn)算機(jī)功能日趨增大,性能日趨變強(qiáng),內(nèi)部元器件也越來越多,指令集日趨復(fù)雜,過于冗雜的指令嚴(yán)肅的影響了運(yùn)算機(jī)的工作

42、效率；后來經(jīng)過爭(zhēng)論發(fā)覺,在運(yùn)算機(jī)中,80程序只用到了20的指令集,基于這一發(fā)覺,RISC 精簡(jiǎn)指令集第 22 頁,共 28 頁被提了出來,這是運(yùn)算機(jī)系統(tǒng)架構(gòu)的一次深刻革命；RISC 體系結(jié) 構(gòu)的基本思路是：抓住CISC 指令系統(tǒng)指令種類太多,指令格式不規(guī)范,尋址方式太多的缺點(diǎn),通過削減指令種類,規(guī)范指令格式和簡(jiǎn)化尋址方式,便利處理器內(nèi)部的并行處理,提高 而大幅度地提高處理器的性能；VLSI 器件的使用效率,從RISC 指令集有許多特點(diǎn),其中最重要的 有：指令種類少,指令格式規(guī)范：RISC 指令集通常只使用一種或少數(shù) 幾種格式；指令長(zhǎng)度單一（一般4 個(gè)字節(jié)）,并且在字邊界上對(duì)齊,字段位置,特殊是

43、操作碼的位置是固定的；尋址方式簡(jiǎn)化：幾乎全部指令都使用寄存器尋址方式,尋址方式總數(shù) 一般不超過5 個(gè)；其他更為復(fù)雜的尋址方式,如間接尋址等就由軟件 利用簡(jiǎn)潔的尋址方式來合成；大量利用寄存器間操作：RISC 指令集中大多數(shù)操作都是寄存器到 寄 存器操作,只以簡(jiǎn)潔的 Load 和Store 操作拜望內(nèi)存；因此,每條指令中拜望的內(nèi)存地址不會(huì)超過 混在一起；1 個(gè),拜望內(nèi)存的操作不會(huì)與算術(shù)操作簡(jiǎn)化處理器結(jié)構(gòu)：使用RISC 指令集,可以大大簡(jiǎn)化處理器的把握 器和其他功能單元的設(shè)計(jì),不必使用大量專用寄存器,特殊是答應(yīng)以硬件線路來實(shí)現(xiàn)指令操作,而不必像 現(xiàn)指令操作；因此RISC 處理器不必 像CISC 處理

44、器那樣使用微程序來 實(shí)CISC 處理器那樣設(shè)置微程序 控第 23 頁,共 28 頁制儲(chǔ)備器,就能夠快速地直接執(zhí)行指令；便于使用VLSI 技術(shù)：隨著LSI 和VLSI 技術(shù)的進(jìn)展,整個(gè)處理器（甚至多個(gè)處理器）都可以放在一個(gè)芯片上；RISC 體系結(jié)構(gòu)可以給設(shè) 計(jì)單芯片處理器帶來許多好處,有利于提高性能,簡(jiǎn)化 計(jì)和實(shí)現(xiàn)；基于VLSI 技術(shù),制造RISC 處理器要 比VLSI 芯片的設(shè) CISC 處理器工 作量小得多,成本也低得多；加強(qiáng)了處理器并行才能：RISC 指令集能夠特殊有效地適合于接受 流水線,超流水線和超標(biāo)量技術(shù),從而實(shí)現(xiàn)指令級(jí)并行操作,提高處理器的性能；目前常用的處理器內(nèi)部并行操作技術(shù)基本

45、上是基于 RISC 體系結(jié)構(gòu)進(jìn)展和走向成熟的；正由于RISC 體系所具有的優(yōu)勢(shì),它在高端系統(tǒng)得到了廣泛的 應(yīng)用,而CISC 體系就在桌面系統(tǒng)中占據(jù)統(tǒng)治位置；而在如今,在桌 面領(lǐng)域,RISC 也不斷滲透,估量將 來,2,CPU 的擴(kuò)展指令 集RISC 將要一統(tǒng)江 湖；對(duì)于CPU 來說,在基本功能方面,它們的差別并不太大,基本 的指令集也都差不多,但是許多廠家為了提升某一方面性能,又開發(fā)了擴(kuò)展指令集,擴(kuò)展指令集定義了新的數(shù)據(jù)和指令,能夠大大提高某方面數(shù)據(jù)處理才能,但必需要有軟件支持；MMX 指令 集第 24 頁,共 28 頁MMX（MultiMediaeXtension,多媒體擴(kuò)展指令集）指令集是

46、Intel 公司于1996 年推出的一項(xiàng)多媒體指令增強(qiáng)技術(shù)；MMX指令集中包括有57 條多媒體指令,通過這些指令可以一次處理多個(gè)數(shù)據(jù),在處理結(jié)果超過實(shí)際處理才能的時(shí)候也能進(jìn)行正常處理,這樣在軟件的協(xié)作下,就可以得到更高的性能；MMX的好處在于,當(dāng)時(shí)存在的操作系統(tǒng)不必為此而做出任何修改便可以輕松地執(zhí)行 MMX程序；但是,問題也比較明顯,那就是MMX指令集與x87浮點(diǎn)運(yùn)算指令不能夠同時(shí)執(zhí)行,必需做密集式的交叉切換才可以正常執(zhí)行,整個(gè)系統(tǒng)運(yùn)行質(zhì)量的下降；SSE 指令 集這種情形就勢(shì)必造成SSE（Streaming SIMDExtensions ,單指令多數(shù)據(jù)流擴(kuò)展）指令集是Intel 在Pentiu

47、m III 處理器中領(lǐng)先推出的；其實(shí),早在 PIII 正式推出之前,Intel 公司就曾經(jīng)通過各種渠道公布過所謂的 KNI （Katmai NewInstruction ）指令集,這個(gè)指令集也就是 SSE 指令集的前身,并一度被許多傳媒稱之為 MMX指令集的下一個(gè)版本,即MMX2指令集；究其背景,原先KNI 指令集是Intel 公司最早為其下一代芯片命名的指令集名稱,而所謂的MMX2就 完全是硬件評(píng)論家們和媒 體憑感覺和印象對(duì)KNI 的評(píng)判,Intel 公司從未正式發(fā)布過關(guān)于MMX2的消息；而最終推出的SSE 指令集也就是所謂勝出 的 互聯(lián)網(wǎng)SSE指令第 25 頁,共 28 頁集；SSE 指令集包括 了70 條指令,其中包含提高3D 圖形運(yùn)算效率 的50條SIMD（單指令多數(shù)據(jù)技術(shù)）浮點(diǎn)運(yùn)算指令,12 條MMX 整數(shù)運(yùn) 算增強(qiáng)指令,8 條優(yōu)化內(nèi)存中連續(xù)數(shù)據(jù)塊傳輸指令；理論上這些指令對(duì)目前流行的圖像處理,浮點(diǎn)運(yùn)算