計(jì)算機(jī)組成原理習(xí)題全

1、計(jì)算機(jī)組成原理習(xí)題集、選擇題.將用戶編寫(xiě)的高級(jí)語(yǔ)言程序的全部語(yǔ)句一次全部翻譯成機(jī)器語(yǔ)言程序，而后再執(zhí)行機(jī)器語(yǔ)言程序，這稱為（）？A.編譯 B. 解釋 C. 仿真 D. 轉(zhuǎn)換.控制器作為計(jì)算機(jī)的神經(jīng)中樞，下面哪一個(gè)不屬于其工作過(guò)程（）？A.取指過(guò)程 B.分析過(guò)程C.翻譯過(guò)程D.執(zhí)行過(guò)程.系統(tǒng)總線中地址線的功能是（）？A.用于選擇主存單元B.用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C.用于指定主存單兀和I/O設(shè)備接口電路的地址D.用于傳送主存物理地址和邏輯地址.計(jì)算機(jī)系統(tǒng)的輸入輸出接口是（）之間的交接界面。A. CPU與存儲(chǔ)器B.主機(jī)與外圍設(shè)備C.存儲(chǔ)器與外圍設(shè)備D. CPU 與系統(tǒng)總線 TOC o 1-5 h

2、 z .下面哪一個(gè)不是總線通信控制方式主要采用的方式（）？A.同步通信 B.異步通信C.半同步通信 D.半異步通信.下面哪一個(gè)不是存儲(chǔ)器的主要性能指標(biāo)（）？A.速度 B. 容量 C.體積D. 每位價(jià)格.常用的虛擬存儲(chǔ)系統(tǒng)由（）兩級(jí)存儲(chǔ)器組成。A.主存-輔存 B.快存-主存C.主存-Cache D. Cache- 輔存.某計(jì)算機(jī)字長(zhǎng)為32位，存儲(chǔ)容量為1MB若按字編址，它的尋址范圍是（）？A. 1M B. 512KBC. 256KD.256KB.如果現(xiàn)在要把主存中編號(hào)為17的塊映射到 Cache中的某一塊中，其中主存的初始?jí)K編號(hào)為0, Cache的塊數(shù)為8, Cache的初始?jí)K編號(hào)也為 0,那么

3、請(qǐng)問(wèn)主存中編號(hào)為17的塊通過(guò)直接映象后映象到Cache中塊的編號(hào)是（）？A. 0 B. 1 C. 2 D. 3.下面哪一個(gè)不是Cache的替換策略（）？A.先進(jìn)后出B.先進(jìn)先出 C.近期最少使用D. 隨機(jī)法.下面哪個(gè)描述是錯(cuò)誤的（）？A. +0的原碼不等于-0的原碼 B. +0的補(bǔ)碼等于-0的補(bǔ)碼+0反碼不等于-0的反碼.下面哪個(gè)描述是錯(cuò)誤的（）？A.有符號(hào)數(shù)的移位稱為算術(shù)移位C.邏輯左移時(shí)，高位移丟，高位添零.下面那個(gè)數(shù)是規(guī)格化數(shù)（）？A. 1.10101 21B. 1101.01 X2-10-0的原碼等于-0的補(bǔ)碼無(wú)符號(hào)數(shù)的移位稱為邏輯移位D.邏輯右移時(shí)，低位移丟，高位添零0.110101

4、 210D. 11.0101.下面的這個(gè)指令實(shí)例表示的是哪種尋址方式（）？SUB R1 （R2）A.寄存器尋址B.立即尋址 C.偏移尋址D.寄存器間接尋址.基址尋址方式中，操作數(shù)的有效地址等于（）。A.基址寄存器內(nèi)容加上形式地址B.堆棧指針內(nèi)容加上形式地址C.變址寄存器內(nèi)容加上形式地址D.程序計(jì)數(shù)器內(nèi)容加上形式地址.如果一種指令集定義了32種操作類型、8種尋址方式，而且此時(shí)采用固定長(zhǎng)度編碼方式時(shí)，操作碼需要占用（）位？A. 8 B. 7 C. 6 D. 5.流水線中的各條指令因重疊操作，可能會(huì)改變對(duì)操作數(shù)的讀寫(xiě)訪問(wèn)順序，這將導(dǎo)致 （）?A.結(jié)構(gòu)相關(guān)B.數(shù)據(jù)相關(guān)C.控制相關(guān) D.其它.下面哪一個(gè)

5、不是流水線的多發(fā)技術(shù)（）？A.超標(biāo)量技術(shù) B.超流水線技術(shù) C.超長(zhǎng)指令技術(shù)D.超精簡(jiǎn)指令技術(shù).中斷向量地址通常是指保存有（）的一個(gè)存儲(chǔ)器器單元的地址。A.子程序入口地址B.中斷服務(wù)程序入口地址C.中斷服務(wù)程序入口地址表D.中斷返回地址.在機(jī)器數(shù)中，（）的零的表示形式是唯一的？A.原碼 B.補(bǔ)碼C. 反碼 D. 原碼和反碼.將源程序的一條語(yǔ)句翻譯成對(duì)應(yīng)機(jī)器語(yǔ)言的一條語(yǔ)句，并且立即執(zhí)行這條語(yǔ)句，接著翻 譯源程序的下一條語(yǔ)句，并執(zhí)行這條語(yǔ)句，如此重復(fù)直至完成源程序的全部翻譯任務(wù)。 這稱為（）：A.編譯 B.解釋 C. 仿真 D. 轉(zhuǎn)換.下面哪個(gè)英文簡(jiǎn)稱是計(jì)算機(jī)輔助工程？（）A. CAD B. CA

6、M C. CAE D. CAG.以下描述不正確的是（）？A.地址線是雙向的B.數(shù)據(jù)線是雙向的C.地址線和數(shù)據(jù)線的位數(shù)共同反映存儲(chǔ)芯片的容量D.控制線主要有讀/寫(xiě)控制線與片選線兩種.描述PCI總線的基本概念中，不正確的表述是（）。PCI總線是一種不依附于某個(gè)具體處理器的局部總線PCI總線部件和插件接口相對(duì)于處理器是獨(dú)立的PCI總線支持即插即用PCI總線不具有與處理器和存儲(chǔ)子系統(tǒng)完全并行操作的能力.下面哪一個(gè)不是常見(jiàn)的集中控制優(yōu)先權(quán)仲裁方式（）。A.鏈?zhǔn)讲樵?B.計(jì)數(shù)器定時(shí)查詢C.獨(dú)立請(qǐng)求方式 D.中斷查詢.以下描述不正確的是（）？A.緩存一一主存層次主要解決CPU口主存速度不匹配的問(wèn)題B.主存和

7、緩存之間的數(shù)據(jù)調(diào)動(dòng)是由硬件自動(dòng)完成的C.緩存一一輔存層次主要解決存儲(chǔ)系統(tǒng)的容量問(wèn)題D.主存和輔存之間的數(shù)據(jù)調(diào)動(dòng)是由軟件和操作系統(tǒng)共同完成的.以下四種類型的半導(dǎo)體存儲(chǔ)器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最 高的是（）？A. DRAM B. SRAM C. FLASH D.EPROM.某計(jì)算機(jī)字長(zhǎng)為32位，存儲(chǔ)容量為4MB若按字編址，它的尋址范圍是（）？A. 1M B. 4MB C. 4M D. 1MB.在一個(gè)組相聯(lián)中，如果Cache的總塊數(shù)為32,同時(shí)Cache中的塊數(shù)被分成了 8組，那么 此時(shí)該組相聯(lián)映射規(guī)則為幾路組相聯(lián)？（）A. 2 B. 4 C. 6 D. 8.下面哪一個(gè)不是

8、I/O接口的功能（）？A.存儲(chǔ)數(shù)據(jù)的功能B.傳送命令的功能C.傳送數(shù)據(jù)的功能D.反映I/O設(shè)備工作狀態(tài)的功能 TOC o 1-5 h z .下面哪個(gè)描述是錯(cuò)誤的（）？A.正數(shù)的原碼等于補(bǔ)碼B.負(fù)數(shù)的補(bǔ)碼是原碼的每位取反之后加1C.正數(shù)的反碼等于原碼每位取反D.負(fù)數(shù)的反碼等于原碼每位取反.指令的尋址方式有順序和跳躍兩種方式。采用跳躍尋址方式，可以實(shí)現(xiàn)（）。A.堆棧尋址 B.程序的條件轉(zhuǎn)移C.程序的無(wú)條件轉(zhuǎn)移D.程序的條件轉(zhuǎn)移和無(wú)條件轉(zhuǎn)移.下面的這個(gè)指令實(shí)例表示的是哪種尋址方式？（）SUB R1 #100A.寄存器尋址 B.立即尋址 C. 偏移尋址 D.寄存器間接尋址.相對(duì)尋址方式中，求有效地址使

9、用（）加上偏移量。A.基址寄存器內(nèi)容B.棧指示器內(nèi)容C.變址寄存器內(nèi)容D.程序計(jì)數(shù)器內(nèi)容.當(dāng)硬件資源滿足不了指令重疊執(zhí)行的要求，而發(fā)生資源沖突時(shí)，就發(fā)生了（）。A.結(jié)構(gòu)相關(guān) B. 數(shù)據(jù)相關(guān) C.控制相關(guān) D.其它.下面哪一個(gè)不是存儲(chǔ)器的主要性能指標(biāo)（）？A.速度 B. 容量 C.體積D.每位價(jià)格.下面哪一個(gè)不是動(dòng)態(tài)RAM勺刷新方式？（）。A. 集中刷新 B.分散刷新 C.同步刷新D.異步刷新.通常完成一次總線操作的時(shí)間稱為總線周期，可分為以下4個(gè)階段，下面哪一個(gè)不屬于這4個(gè)階段（）？A.申請(qǐng)分配階段B.開(kāi)始階段C.尋址階段D.傳數(shù)階段.下面的這個(gè)指令實(shí)例表示的是哪種尋址方式（）？SUB R1

10、R2A.寄存器尋址B.立即尋址 C. 偏移尋址 D.寄存器間接尋址.下面哪一個(gè)不是CU的控制方式（）？A.同步控制 B.機(jī)器控制C.異步控制 D.人工控制.指令的尋址方式有順序和跳躍兩種方式。采用跳躍尋址方式，可以實(shí)現(xiàn)（）。A.堆棧尋址B.程序的條件轉(zhuǎn)移C.程序的無(wú)條件轉(zhuǎn)移D.程序的條件轉(zhuǎn)移和無(wú)條件轉(zhuǎn)移.下面的這個(gè)指令實(shí)例表示的是哪種尋址方式？（）SUB R1 100A.寄存器尋址 B.立即尋址 C. 偏移尋址 D.間接尋址.相對(duì)尋址方式中，求有效地址使用（）加上偏移量。A.基址寄存器內(nèi)容B.棧指示器內(nèi)容C.變址寄存器內(nèi)容D.程序計(jì)數(shù)器內(nèi)容 TOC o 1-5 h z .主要由轉(zhuǎn)移指令引起的相

11、關(guān)稱為（）。A.結(jié)構(gòu)相關(guān)B.數(shù)據(jù)相關(guān) C.控制相關(guān)D.其它.下面哪一個(gè)不是I/O設(shè)備與主機(jī)交換信息時(shí)的控制方式（）？A. DMA方式B. 程序中斷方式 C. I/O處理機(jī)方式 D.獨(dú)立控制方式.下面哪一個(gè)不是微指令的編碼方式（）？A.直接編碼方式 B.字段間接編碼方式C.手工編碼D.混合編碼.下面哪一個(gè)描述是不正確的（）？A.正數(shù)的補(bǔ)碼算術(shù)右移之后空位添0B.負(fù)數(shù)的補(bǔ)碼算術(shù)左移空位添1C.負(fù)數(shù)的補(bǔ)碼算術(shù)右移空位添1D.負(fù)數(shù)的反碼算術(shù)移位之后空位都添1）,1949年研制成功的第一臺(tái)程序內(nèi). 1946年研制成功的第一臺(tái)電子數(shù)字計(jì)算機(jī)稱為（ 存的計(jì)算機(jī)稱為（）。A. EDVAC , MARKI B.

12、ENIAC , EDSACC.ENIAC , MARKI D.ENIAC , UNIVACI.目前我們所說(shuō)的個(gè)人臺(tái)式商用機(jī)屬于（）。A.巨型機(jī) B. 中型機(jī) C. 小型機(jī) D.微型機(jī).廣泛應(yīng)用的Pentium III 是一種（）。A. 8 位 CPU B. 16 位 CPU. (2000) 10化成十六進(jìn)制數(shù)是(A. (7CD 16 B. (7D0) 16.下列數(shù)中最大的數(shù)是()。A. (10011001) 2 B. (227).下列數(shù)中最小的數(shù)為()。A. (101001) BCDC. (23) 832 位 CPU D. 64 位 CPU)C. (7E0) 16 D. (7F0) 168 C

13、. (98) 16 D. (152) 10(40) 10(19) 1654.定點(diǎn)16位字長(zhǎng)的字，采用 2的補(bǔ)碼形式表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是（）。A. 215+215B. - （2151）+ （2151）C. - （215+1）+ 215D. 215+ （2151）.在小型或微型計(jì)算機(jī)里，普遍采用的字符編碼是（）。A. BCD碼 B. 16 進(jìn)制 C. 格雷碼 D. ASC n碼.下列有關(guān)運(yùn)算器的描述中，（）是正確的。A.只做算術(shù)運(yùn)算，不做邏輯運(yùn)算B.只做加法C.能暫時(shí)存放運(yùn)算結(jié)果D.既做算術(shù)運(yùn)算，又做邏輯運(yùn)算.存儲(chǔ)周期是指（）。A.存儲(chǔ)器的讀出時(shí)間B.存儲(chǔ)器的寫(xiě)入時(shí)間C.存儲(chǔ)器進(jìn)行連

14、續(xù)讀和寫(xiě)操作所允許的最短時(shí)間間隔D.存儲(chǔ)器進(jìn)行連續(xù)寫(xiě)操作所允許的最短時(shí)間間隔. EPROM是指（）。A.讀寫(xiě)存儲(chǔ)器B.只讀存儲(chǔ)器C.可編程的只讀存儲(chǔ)器D.光擦除可編程的只讀存儲(chǔ)器. CPU主要包括（）。A.控制器B.控制器、運(yùn)算器、cacheC.運(yùn)算器和主存D.控制器、ALU和主存.在主存和CPU之間增加cache存儲(chǔ)器的目的是（）。A.增加內(nèi)存容量B.C.解決CPUffi主存之間的速度匹配問(wèn)題61.采用虛擬存儲(chǔ)器的主要目的是（）。A.提高主存儲(chǔ)器的存取速度C.提高外存儲(chǔ)器的存取速度提高內(nèi)存可靠性D.增加內(nèi)存容量，同時(shí)加快存取速度B.擴(kuò)大存儲(chǔ)器空間，并能進(jìn)行自動(dòng)管理D.擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間）

15、作為存儲(chǔ)芯片。.某單片機(jī)的系統(tǒng)程序，不允許用戶在執(zhí)行時(shí)改變，則可以選用（A. SRAM B.閃速存儲(chǔ)器C. cache D.輔助存儲(chǔ)器.在指令的地址字段中，直接指出操作數(shù)本身的尋址方式，稱為（）。A.隱含尋址B.立即尋址C.寄存器尋址D.直接尋址.采用DMRT式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)要占用（）的時(shí)間。A. 一個(gè)指令周期B.一個(gè)機(jī)器周期C.一個(gè)時(shí)鐘周期D. 一個(gè)存儲(chǔ)周期.根據(jù)國(guó)標(biāo)規(guī)定，每個(gè)漢字在計(jì)算機(jī)內(nèi)占用（）存儲(chǔ)。A. 一個(gè)字節(jié)B.二個(gè)字節(jié)C.三個(gè)字節(jié)D. 四個(gè)字節(jié).計(jì)算機(jī)問(wèn)世至今，新型機(jī)器不斷推陳出新，不管怎樣更新，依然保有“存儲(chǔ)程序”的概 TOC o 1-5 h z 念，最早提出這種概

16、念的是（）。A.巴貝奇B.馮.諾依曼 C.帕斯卡 D. 圖靈.在CPU中，跟蹤后繼指令地指的寄存器是（）。A.指令寄存器B.程序計(jì)數(shù)器 C.地址寄存器 D.狀態(tài)條件寄存器.外存儲(chǔ)器與內(nèi)存儲(chǔ)器相比，外存儲(chǔ)器（）。A.速度快，容量大，成本高B.速度慢，容量大，成本低C.速度快，容量小，成本高D.速度慢，容量大，成本高. 一個(gè)256Kx 8的存儲(chǔ)器，其地址線和數(shù)據(jù)線總和為（）。A.16B.18C.26D.20.當(dāng)采用（）對(duì)設(shè)備進(jìn)行編址情況下，不需要專門(mén)的 I/O指令組。A.統(tǒng)一編址法B.單獨(dú)編址法C.兩者都是 D.兩者都不是.下面有關(guān)“中斷”的敘述，（）是不正確的。A. 一旦有中斷請(qǐng)求出現(xiàn)，CPU立

17、即停止當(dāng)前指令的執(zhí)行，轉(zhuǎn)而去受理中斷請(qǐng)求B.CPU響應(yīng)中斷時(shí)暫停運(yùn)行當(dāng)前程序，自動(dòng)轉(zhuǎn)移到中斷服務(wù)程序C.中斷方式一般適用于隨機(jī)出現(xiàn)的服務(wù)D.為了保證中斷服務(wù)程序執(zhí)行完畢以后，能正確返回到被中斷的斷點(diǎn)繼續(xù)執(zhí)行程序，必須進(jìn)行現(xiàn)場(chǎng)保存操作.某計(jì)算機(jī)的字長(zhǎng)16位，它的存儲(chǔ)容量是64KB,若按字編址，那么它的尋址范圍是（）。A. 64KB.32KC. 64KBD. 32KB.用32位字長(zhǎng)（其中1位符號(hào)位）表示定點(diǎn)小數(shù)時(shí)，所能表示的數(shù)值范圍是（）。A. 0 N|H-2-32B. 0 N|W1-2-31C. 0 N| 司-2-30D. 0Vl N|=n+k+1 ）。.在集中式總線仲裁方式中，（鏈?zhǔn)讲樵兎绞剑?/p>

18、對(duì)電路故障最敏感。.主存儲(chǔ)器的性能指標(biāo)主要是（存儲(chǔ)容量）、（存取時(shí)間）、（存儲(chǔ)周期）和（存儲(chǔ)器帶寬）。. CPU!總直接訪問(wèn)（Cache）和（主存），但不能直接訪問(wèn)磁盤(pán)和光盤(pán)。.按配奇原則配置 1100101的漢明碼為（11101001101）。.直接內(nèi)存訪問(wèn)（DMA ）方式中，DMA控制器從CPU完全接管對(duì)（總線）的控制，數(shù) 據(jù)交換不經(jīng)過(guò)CPU,而直接在內(nèi)存和（I/O設(shè)備）之間進(jìn)行。. 一位十進(jìn)制數(shù)，用 BC加表示需（4）位二進(jìn)制碼，用ASCII碼表示需位二進(jìn)制碼。.主存儲(chǔ)器容量通常以 KB表示，其中K=（1024）;硬盤(pán)容量通常以 GB表示，其中 G=（1024*1024）K。.存儲(chǔ)器和C

19、PU!接時(shí)，要完成（數(shù)據(jù)線）的連接；（地址線）的連接和（控制線）的連接， 方能正常工作。. DMA技術(shù)的出現(xiàn)使得（外圍設(shè)備）可通過(guò)（ DMA控制器）直接訪問(wèn)（內(nèi)存）。. CPU能直接訪問(wèn)（cache）和（主存），但不能直接訪問(wèn)磁盤(pán)和光盤(pán)。.計(jì)算機(jī)系統(tǒng)是一個(gè)硬件、軟件組成的多級(jí)層次結(jié)構(gòu)，它通常由（微程序）級(jí)、（一般機(jī)器）級(jí)、（操作系統(tǒng)）級(jí)、（匯編語(yǔ)言）級(jí)、高級(jí)語(yǔ)言級(jí)組成，每一級(jí)上都能進(jìn)行程序統(tǒng)計(jì)。.半導(dǎo)體SRAMB （觸發(fā)器）存儲(chǔ)信息，半導(dǎo)體 DRAMB （電容）存儲(chǔ)信息。. 一個(gè)較完善的指令系統(tǒng)應(yīng)包含（數(shù)據(jù)傳送）類指令，（算術(shù)運(yùn)算）類指令，（邏輯運(yùn)算）類指令，程序控制類指令，I/O類指令，字符

20、串類指令，控制類指令。.硬布線器的設(shè)計(jì)方法是：先畫(huà)出（指令周期）流程圖，再利用（布爾代數(shù)）寫(xiě)出綜合邏 輯表達(dá)式，然后用（門(mén)電路和觸發(fā)器）等器件實(shí)現(xiàn)。.微程序控制器主要由（控制存儲(chǔ)器），（微指令寄存器）和（地址轉(zhuǎn)移邏輯）三大部分組 成。.計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)器分為（內(nèi)存）和（外存）。在CPUM亍程序時(shí)，必須將指令存放在（內(nèi)存）中。.在計(jì)算機(jī)術(shù)語(yǔ)中，將運(yùn)算器、控制器、cache合在一起，稱為（CPU）,而將（CPU）和存儲(chǔ)器合在一起，成為（主機(jī)）。.堆棧是一種特殊的數(shù)據(jù)尋址方式，它采用（先進(jìn)后出）原理.按結(jié)構(gòu)不同，分為（存儲(chǔ)器）堆棧和（寄存器）堆棧。.主存與cache的地址映射有（直接），（全相聯(lián)）

21、，（組相聯(lián)）三種方式。.計(jì)算機(jī)系統(tǒng)中，根據(jù)應(yīng)用條件和硬件資源不同，數(shù)據(jù)傳輸方式可采用 （串行）傳送，（并行）傳送，（復(fù)用）傳送。. DRAM存儲(chǔ)器的刷新一般有（集中），（分散），（異步）三種方式。.若浮點(diǎn)數(shù)格式中基值一定 ，且尾數(shù)采用規(guī)格化表示法 ，則浮點(diǎn)數(shù)的表示范圍取決于（階 碼）的位數(shù)，而精度取決于（尾數(shù)）的位數(shù)。.堆棧型指令的特點(diǎn)是：一個(gè)操作數(shù)在（棧頂），另一個(gè)操作數(shù)在（次棧頂），運(yùn)算結(jié)果恒保留在（堆棧）中。.在硬布線控制器中，把控制部件看作為產(chǎn)生專門(mén)固定時(shí)序控制信號(hào)的邏輯電路。這種邏 輯電路是一種由（門(mén)電路）和（寄存器）構(gòu)成的復(fù)雜樹(shù)形網(wǎng)絡(luò)，當(dāng)執(zhí)行不同的指令時(shí)，通過(guò) 激活一系列彼此很不相

22、同的（控制信號(hào)）來(lái)實(shí)現(xiàn)對(duì)指令的解釋。.在一個(gè)CPU周期中，一次能定義并執(zhí)行多個(gè)并行操作微命令的微指令叫（水平型微指 令），在一個(gè)CPU周期中，采用操作碼方式，一次只能控制信息從某個(gè)源部件到某個(gè)目標(biāo)部 件執(zhí)行過(guò)程的微指令叫（垂直型微指令），后者實(shí)現(xiàn)一條機(jī)器指令的微程序要比前者編寫(xiě)的微程序（少）。.沿磁盤(pán)半徑方向單位長(zhǎng)度上的磁道數(shù)稱為（道密度），而磁道單位長(zhǎng)度上能記錄的二進(jìn)制代碼位數(shù)稱為（位密度），A和B統(tǒng)稱為磁盤(pán)存儲(chǔ)器的（存儲(chǔ)密度）。.指令系統(tǒng)的（格式）和（功能）不僅直接影響到機(jī)器的硬件結(jié)構(gòu)，而且也影響到（軟件 系統(tǒng)）。.流水線處理器是指（指令流水線）或（運(yùn)算流水線）類型的機(jī)器，其實(shí)質(zhì)是（并行）

23、處 理，以提高機(jī)器速度。.顯示適配器作為 CRT和CPU的接口，由（刷新）存儲(chǔ)器，顯示控制器，（ROM BIOS ）三部分組成，先進(jìn)的顯示控制器具有（圖像）加速能力。.計(jì)算機(jī)CPU主要包括（運(yùn)算器）和（控制器）兩個(gè)部件。.計(jì)算機(jī)的硬件包括（運(yùn)算器）、（控制器）、（存儲(chǔ)器）、（輸入設(shè)備）、（輸出設(shè)備）等 5大 部件。.計(jì)算機(jī)硬件能夠直接執(zhí)行的程序是（機(jī)器語(yǔ)言）程序，高級(jí)語(yǔ)言編寫(xiě)的源程序必須經(jīng)過(guò) （語(yǔ)言處理程序）翻譯，計(jì)算機(jī)才能執(zhí)行。.Cache使用的是（SRAM）存儲(chǔ)芯片，主存由（DRAM ）構(gòu)成，虛擬內(nèi)存由（硬盤(pán)）構(gòu) 成。.一般而言，CPU中至少有（程序計(jì)數(shù)器 PC）、（地址寄存器 MAR）、

24、（數(shù)據(jù)緩沖寄存器 MDR）、（指令寄存器IR）、（累加寄存器 AC）、（程序狀態(tài)寄存器 PSR）三、簡(jiǎn)答題.說(shuō)明計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)。計(jì)算機(jī)系統(tǒng)可分為：微程序機(jī)器級(jí)，一般機(jī)器級(jí)（或稱機(jī)器語(yǔ)言級(jí)），操作系統(tǒng)級(jí)，匯編語(yǔ)言級(jí)，高級(jí)語(yǔ)言級(jí)。.請(qǐng)說(shuō)明指令周期、機(jī)器周期、時(shí)鐘周期之間的關(guān)系。指令周期是指取出并執(zhí)行一條指令的時(shí)間，指令周期常常用若干個(gè)CPU周期數(shù)來(lái)表示，CPU周期也稱為機(jī)器周期，而一個(gè)CPU周期又包含若干個(gè)時(shí)鐘周期（也稱為節(jié)拍脈沖或T周期）。.請(qǐng)說(shuō)明SRAM勺組成結(jié)構(gòu)，與SRAMK比，DRA血電路組成上有什么不同之處？SRA時(shí)儲(chǔ)器由存儲(chǔ)體、讀寫(xiě)電路、地址譯碼電路、控制電路組成，DRAME需要

25、有動(dòng)態(tài)刷新電路。.請(qǐng)說(shuō)明程序查詢方式與中斷方式各自的特點(diǎn)。程序查詢方式，數(shù)據(jù)在 CPU和外圍設(shè)備之間的傳送完全靠計(jì)算機(jī)程序控制，優(yōu)點(diǎn)是硬件結(jié)構(gòu)比較簡(jiǎn)單，缺點(diǎn)是CPU效率低，中斷方式是外圍設(shè)備用來(lái)“主動(dòng)”通知 CPU準(zhǔn)備輸入輸出的一種方法，它節(jié)省了CPU時(shí)間，但硬件結(jié)構(gòu)相對(duì)復(fù)雜一些。.簡(jiǎn)要描述外設(shè)進(jìn)行 DMAlt作的過(guò)程及DMAT式的主要優(yōu)點(diǎn)。外設(shè)發(fā)出DMA青求；（2） CPLP向應(yīng)請(qǐng)求，DMA空制器從CPU接管總線的控制；（3）由DMA空制器執(zhí)行數(shù)據(jù)傳送操作;（4）向CPU艮告DM砥作結(jié)束。主要優(yōu)點(diǎn)是數(shù)據(jù)數(shù)據(jù)速度快.畫(huà)出中斷處理過(guò)程流程圖。戲中喉力芹保存PCI.說(shuō)明計(jì)數(shù)器定時(shí)查詢工作原理。計(jì)數(shù)

26、器定時(shí)查詢方式工作原理：總線上的任一設(shè)備要求使用總線時(shí)，通過(guò)BR線發(fā)出總線請(qǐng)求。總線控制器接到請(qǐng)求信號(hào)以后，在 BS線為“0”的情況下讓計(jì)數(shù)器開(kāi)始計(jì)數(shù)，計(jì)數(shù)值通過(guò)一組地址線發(fā)向各設(shè)備。每 個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請(qǐng)求總線的設(shè)備相一致時(shí)，該設(shè)備置“TBS線，獲得總線使用權(quán)，此時(shí)中止計(jì)數(shù)查詢。.什么是閃速存儲(chǔ)器？它有哪些特點(diǎn)？閃速存儲(chǔ)器是高密度、非易失性的讀 /寫(xiě)半導(dǎo)體存儲(chǔ)器。從原理上看，它屬于RO值存儲(chǔ)器，但是它又可隨機(jī)改寫(xiě)信息；從功能上看，它又相當(dāng)于RAM所以傳統(tǒng)ROIW RAM的定義和劃分已失去意義。因而它是一種全新的存儲(chǔ)器技術(shù)。閃速存儲(chǔ)器的特點(diǎn)：(1)固有的

27、非易失性(2)廉價(jià)的高密度(3)可直接執(zhí)行(4)固態(tài)性能.請(qǐng)?jiān)谙卤碇刑顚?xiě) CISC和RISC的主要特征對(duì)比比較內(nèi)容CISCRISC指令系統(tǒng)指令數(shù)目指令格式尋址方式指令字長(zhǎng)可訪存指令各種指令使用頻率各種指令執(zhí)行時(shí)間優(yōu)化編譯實(shí)現(xiàn)程序源代碼長(zhǎng)度控制器實(shí)現(xiàn)方式軟件系統(tǒng)開(kāi)發(fā)時(shí)間比較內(nèi)容CISCRISC指令系統(tǒng)復(fù)雜、龐大簡(jiǎn)單、精簡(jiǎn)指令數(shù)目一般大于200一般小于100指令格式一般大于4一般小于4尋址方式一般大于4一般小于4指令字長(zhǎng)不固定等長(zhǎng)可訪存指令不加限定只有LOAD/STORE指令各種指令使用頻率相差很大相差不大各種指令執(zhí)行時(shí)間相差很大絕大多數(shù)在一個(gè)周期內(nèi)完成優(yōu)化編譯實(shí)現(xiàn)很難較容易程序源代碼長(zhǎng)度較短較長(zhǎng)

28、控制器實(shí)現(xiàn)方式絕大多數(shù)為微程序控制絕大部分為硬布線控制軟件系統(tǒng)開(kāi)發(fā)時(shí)間較短較長(zhǎng).能不能說(shuō)機(jī)器的主頻越快，機(jī)器的速度就越快，為什么？不能說(shuō)機(jī)器的主頻越快，機(jī)器的速度就越快。因?yàn)闄C(jī)器的速度不僅與主頻有關(guān)，還與機(jī)器周期中所含的 時(shí)鐘周期數(shù)以及指令周期中所含的機(jī)器周期數(shù)有關(guān)。同樣主頻的機(jī)器，由于機(jī)器周期所含時(shí)鐘周期數(shù)不 同，機(jī)器的速度也不同。機(jī)器周期中所含時(shí)鐘周期數(shù)少的機(jī)器，速度更快。止匕外，機(jī)器的速度還和其他 很多因素有關(guān)，如主存的速度、機(jī)器是否配有Caches總線的數(shù)據(jù)傳輸率、硬盤(pán)的速度、以及機(jī)器是否采用流水技術(shù)等等。機(jī)器速度還可以用MIPS （每秒執(zhí)行百萬(wàn)條指、令數(shù)）和 CPI （執(zhí)行一條指令所

29、需的時(shí)鐘周期數(shù)）來(lái)衡量。.常見(jiàn)的集中控制優(yōu)先權(quán)仲裁方式有哪些？并描述其中一種仲裁方式。常見(jiàn)的集中控制優(yōu)先權(quán)仲裁方式有鏈?zhǔn)讲樵?、?jì)數(shù)器定時(shí)查詢、獨(dú)立請(qǐng)求方式。（1分）（1）鏈?zhǔn)讲樵兎绞剑河?3條控制線進(jìn)行控制：BS（總線忙）；BR（總線講求）；BG（總線允許）。特征：將BG串行地從一部件（I/O接口）送到下一個(gè)部件，直到到達(dá)有請(qǐng)求的部件為止。優(yōu)先權(quán)位置：離總線控制器最近的部件具有最高使用權(quán)，離它越遠(yuǎn)，優(yōu)先權(quán)越低。電路：鏈?zhǔn)讲樵兛拷涌诘膬?yōu)先權(quán)排隊(duì)電路實(shí)現(xiàn)。（2）計(jì)數(shù)器定時(shí)查詢方式：總線上的任一設(shè)備要求使用總線時(shí)，通過(guò)BR線發(fā)出總線請(qǐng)求。中央仲裁器接到請(qǐng)求信號(hào)以后，在 BS線為“ 0”的情況下讓計(jì)數(shù)

30、器開(kāi)始計(jì)數(shù)，計(jì)數(shù)值通過(guò)一組地址線發(fā)向各設(shè)備。每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請(qǐng)求總線的設(shè)備地址相一致時(shí)，該設(shè)備置“1 ，BS線獲得了總線使用權(quán)，此時(shí)中止計(jì)數(shù)查詢。（3）獨(dú)立請(qǐng)求方式：工作原理：每一個(gè)共享總線的設(shè)備均有一對(duì)總線請(qǐng)求線BRi和總線授權(quán)線BGi。當(dāng)設(shè)備要求使用總線時(shí)，便發(fā)出該設(shè)備的請(qǐng)求信號(hào)?？偩€控制器中的排隊(duì)電路決定首先響應(yīng)哪個(gè)設(shè)備的請(qǐng)求，給設(shè)備以授權(quán)信號(hào)BGi o優(yōu)點(diǎn)：響應(yīng)時(shí)間快，確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少，用不著一個(gè)設(shè)備接一個(gè)設(shè)備地查詢。其次，對(duì)優(yōu)先次序的控制相當(dāng)靈活，可以預(yù)先固定也可以通過(guò)程序來(lái)改變優(yōu)先次序；還可以用屏蔽(禁止)某個(gè)請(qǐng)求的辦法，不

31、響應(yīng)來(lái)自無(wú)效設(shè)備的請(qǐng)求。.異步通信的應(yīng)答方式有哪幾種？并描述每種方式的特點(diǎn)。(1)不互鎖方式：主模塊發(fā)出請(qǐng)求信號(hào)后，不必等待接到從模塊的回答信號(hào)，而是經(jīng)過(guò)一段時(shí)間，確 認(rèn)從模塊已經(jīng)收到請(qǐng)求信號(hào)后，便撤銷其請(qǐng)求信號(hào)；從模塊接到請(qǐng)求信號(hào)后，在條件允許時(shí)發(fā)出回答信 號(hào)，并且經(jīng)過(guò)一段時(shí)間確認(rèn)主模塊已經(jīng)收到回答信號(hào)后，自動(dòng)撤銷回答信號(hào)。通信雙方無(wú)互鎖關(guān)系。(2)半互鎖方式：主模塊發(fā)出請(qǐng)求信號(hào)，必須待接到從模塊的回答信號(hào)后再撤銷其請(qǐng)求信號(hào)，有互鎖 關(guān)系；而從模塊在接到請(qǐng)求信號(hào)后發(fā)出回答信號(hào)，但不必等待獲知主模塊的請(qǐng)求信號(hào)已經(jīng)撤銷，而是隔 一段時(shí)間后自動(dòng)撤銷其回答信號(hào)，無(wú)互鎖關(guān)系。(3)全互鎖方式：主模塊發(fā)

32、出請(qǐng)求信號(hào)，必須待從模塊回答后再撤銷其請(qǐng)求信號(hào)；從模塊發(fā)出回答信號(hào)，必須待獲知主模塊請(qǐng)求信號(hào)已撤銷后，再撤銷其回答信號(hào)。.請(qǐng)簡(jiǎn)單描述I/O接口的功能有哪些？選址功能，CPU選擇哪個(gè)設(shè)備通過(guò)設(shè)備選擇線上的設(shè)備碼來(lái)確定，傳送命令的功能，傳送數(shù)據(jù)的功能，反映設(shè)備狀態(tài)的功能。.完整的總線傳輸周期包括哪幾個(gè)階段？簡(jiǎn)要敘述每個(gè)階段的工作。通常一個(gè)完整的總線傳輸周期包括申請(qǐng)分配階段、尋址階段、傳數(shù)階段和結(jié)束階段。申請(qǐng)分配階段：由需要使用總線的主模塊提出申請(qǐng)，經(jīng)總線仲裁機(jī)構(gòu)決定下一傳輸周期的總線使用權(quán)授于某一申請(qǐng)者。尋址階段：取得了使用權(quán)的主模塊通過(guò)總線發(fā)出本次要訪問(wèn)的從模塊的地址及有關(guān)命令，啟動(dòng)參與本次 傳

33、輸?shù)膹哪K。傳數(shù)階段：主模塊和從模塊進(jìn)行數(shù)據(jù)交換，數(shù)據(jù)由源模塊發(fā)出，經(jīng)數(shù)據(jù)總線流入目的模塊。結(jié)束階段：主模塊的有關(guān)信息均從系統(tǒng)總線上撤除，讓出總線使用權(quán)。.以輸入設(shè)備為例，說(shuō)明采用DMA方式時(shí)的信息輸入過(guò)程。(1)當(dāng)設(shè)備準(zhǔn)備好一個(gè)字時(shí)，發(fā)出選通信號(hào)，將該字讀到DMA勺數(shù)據(jù)緩沖寄存器中。(2)與此同時(shí)設(shè)備向 DMAg口發(fā)請(qǐng)求。DMA妾口向CPU申請(qǐng)總線控制權(quán)。CPUt回HLDA信號(hào)，表示允許將總線控制權(quán)交給DMAgm。(5)將DMAi存地址寄存器中的主存地址送地址總線，并命令存儲(chǔ)器寫(xiě)。(6)通知設(shè)備已被授予一個(gè) DM限期，并為交換下一個(gè)字做準(zhǔn)備。(7)將DMAa據(jù)緩沖寄存器中的內(nèi)容送數(shù)據(jù)總線。(

34、8)主存將數(shù)據(jù)總線上的信息寫(xiě)至地址總線指定的存儲(chǔ)單元中。(9)修改主存地址和字計(jì)數(shù)值。(10)判斷數(shù)據(jù)塊是否傳送結(jié)束，若未結(jié)束，則繼續(xù)傳送；若已結(jié)束，則向CPU申請(qǐng)程序中斷，標(biāo)志數(shù)據(jù)塊傳送結(jié)束。.請(qǐng)闡述單重分組跳躍進(jìn)位與雙重分組跳躍進(jìn)位的區(qū)別。單重分組跳躍進(jìn)位就是將 n位全加器分若干小組，小組中的進(jìn)位同時(shí)產(chǎn)生，小組與小組之間采用串行進(jìn)位，這種進(jìn)位又有組內(nèi)并行、組間串行之稱。雙重分組跳躍進(jìn)位是將 n位全加器分若干大組，大組中又包含若干小組。每個(gè)大組中小組的最高位進(jìn)位 同時(shí)產(chǎn)生，大組與大組之間采用串行進(jìn)位。.中斷服務(wù)程序入口地址的尋找有兩種方法，硬件向量法和軟件查詢法，請(qǐng)簡(jiǎn)單的說(shuō)明這 兩種方法的區(qū)

35、別。硬件向量法就是利用硬件產(chǎn)生向量地址，再由向量地址找到中斷服務(wù)程序的入口地址。向量地址由中斷向量地址形成部件產(chǎn)生，這個(gè)電路可分散設(shè)置在各個(gè)接口電路中，也可設(shè)置在CPU3。軟件查詢法：用軟件尋找中斷服務(wù)程序入口地址的方法，當(dāng)查到某一中斷源有中斷請(qǐng)求時(shí)，接著安排一條轉(zhuǎn)移指令，直接指向此中斷源的中斷服務(wù)程序入口地址，機(jī)器便能自動(dòng)進(jìn)入中斷處理。.解釋接口和端口的概念。接口：英文名稱：interface 。定義1：對(duì)實(shí)體行為特征的操作集的命名。定義2：由兩側(cè)特性所定義的共享邊界。接口可以在物理級(jí)、在軟件級(jí)或作為純邏輯運(yùn)算來(lái)描述。端口：英文名稱：port 。定義1 :網(wǎng)絡(luò)中的一對(duì)端，其一端輸入的電流與另

36、一端輸出的電流是相等的。定義2：信號(hào)能由此進(jìn)網(wǎng)和或出網(wǎng)的終接點(diǎn)。.回答下列問(wèn)題：一個(gè)完整的指令周期包括哪些 CPU工作周期？(2)中斷周期前和中斷周期后各是 CPU的什么工作周期？(3) DMA周期前和DMAW期后各是CPU的什么工作周期？(D 一個(gè)完整的指令周期包括取指周期、間址周期、執(zhí)行周期和中斷周期。其中取指和執(zhí)行周期是每條指令都有的。間址周期只有間接尋址(存儲(chǔ)器間接尋址)的指令才有。中斷周期只有在條件滿足時(shí)才有。(2)中斷周期前是執(zhí)行周期，中斷周期后是取指周期。DMA周期前可以是取指周期、執(zhí)行(取數(shù)和存數(shù))周期或中斷周期，DMA周期后也可以是取指周期、 執(zhí)行(取數(shù)或存數(shù))周期或中斷周期

37、?？傊?，DMA周期前后都是存取周期。.什么是指令周期、機(jī)器周期和時(shí)鐘周期？三者有何關(guān)系？指令周期是CPU取出并執(zhí)行一條指令所需的全部時(shí)間，即完成一條指令的時(shí)間。機(jī)器周期是所有指令執(zhí) 行過(guò)程中的一個(gè)基準(zhǔn)時(shí)間，通常以存取周期作為機(jī)器周期。時(shí)鐘周期是機(jī)器主頻的倒數(shù)，也可稱為節(jié)拍， 它是控制計(jì)算機(jī)操作的最小單位時(shí)間。一個(gè)指令周期包含若干個(gè)機(jī)器周期，一個(gè)機(jī)器周期又包含若干個(gè)時(shí)鐘周期，每個(gè)指令周期內(nèi)的機(jī)器周期數(shù)可以不等，每個(gè)機(jī)器周期內(nèi)的時(shí)鐘周期數(shù)也可以不等。.說(shuō)明計(jì)算機(jī)體系結(jié)構(gòu)和計(jì)算機(jī)組成的區(qū)別。計(jì)算機(jī)體系結(jié)構(gòu)是程序員所看到的計(jì)算機(jī)的屬性，即概念性結(jié)構(gòu)與功能特性。按照計(jì)算機(jī)系統(tǒng)的多級(jí)層次結(jié)構(gòu)，不同級(jí)程序員

38、所看到的計(jì)算機(jī)具有不同的屬性。一般來(lái)說(shuō)，低級(jí)機(jī)器的屬性對(duì)于高層機(jī)器程序員基本是透明的，通常所說(shuō)的計(jì)算機(jī)體系結(jié)構(gòu)主要指機(jī)器語(yǔ)言級(jí)機(jī)器的系統(tǒng)結(jié)構(gòu)。計(jì)算機(jī)組成(computer organization )指的是系統(tǒng)結(jié)構(gòu)的邏輯實(shí)現(xiàn)，包括機(jī)器機(jī)內(nèi)的數(shù)據(jù)流和控制流的 組成及邏輯設(shè)計(jì)等。計(jì)算機(jī)組成的任務(wù)是在指令集系統(tǒng)結(jié)構(gòu)確定分配給硬件系統(tǒng)的功能和概念結(jié)構(gòu)之后， 研究各組成部分的內(nèi)部構(gòu)造和相互聯(lián)系，以實(shí)現(xiàn)機(jī)器指令集的各種功能和特性。這種聯(lián)系包括各功能部 件的內(nèi)部和相互作用。.判斷下列敘述是否正確，并對(duì)有錯(cuò)的句子加以修改。一個(gè)更高級(jí)的中斷請(qǐng)求一定可以中斷另一個(gè)正在執(zhí)行的中斷處理程序0(2)所謂關(guān)中斷就是屏蔽所

39、有的中斷源。一旦有中斷請(qǐng)求出現(xiàn)，CPU立即停止當(dāng)前指令的執(zhí)行，轉(zhuǎn)去執(zhí)行中斷服務(wù) 程序。(4)為了保證中斷服務(wù)程序執(zhí)行后能正確返回到被中斷的程序斷點(diǎn)處繼續(xù)執(zhí)行 程序，必須進(jìn)行現(xiàn)場(chǎng)保護(hù)。(5)中斷級(jí)別最高的是不可屏蔽中斷。(1)如果CPU處于關(guān)中斷狀態(tài)(允許中斷觸發(fā)器 EINT = 0 ),或者更高級(jí)的中斷源被屏蔽，則 優(yōu)先級(jí)高的中斷源就不能中斷另一個(gè)正在執(zhí)行的中斷處理程序。(2)關(guān)中斷是指允許中斷觸發(fā)器 EINT = 0 , CPU不允許響應(yīng)任何中斷，這和屏蔽中斷源是兩個(gè)概念。一旦有中斷請(qǐng)求出現(xiàn)， CPU必須執(zhí)行完當(dāng)前指令后才能轉(zhuǎn)去受理中斷請(qǐng)求(如果允許中斷觸發(fā)器為“1”)。(5)級(jí)別最高的中斷

40、不一定是不可屏蔽中斷，這與機(jī)器的設(shè)計(jì)有關(guān)。例如 8086/8088中，內(nèi)部中斷的優(yōu)先級(jí)比不可屏蔽中斷的級(jí)別更高。.在DMAJ式中，CPUS DM版口分時(shí)使用主存有幾種方法？簡(jiǎn)要說(shuō)明之。.描述取指周期的數(shù)據(jù)流程。(1)現(xiàn)行指令地址送至存儲(chǔ)器地址寄存器，記作PC-MAR(2)向主存發(fā)讀命令。啟動(dòng)主存做讀操作。(3)將MAF過(guò)地址總線所指的主存單元中的內(nèi)容經(jīng)數(shù)據(jù)總線讀至MD咕。M (MAR- MDR(4)將MDR勺內(nèi)容送至IR,記作 MDR-IR(5)指令的操作碼送至CU譯碼(6)形成下一條指令的地址.說(shuō)明調(diào)用中斷服務(wù)程序和調(diào)用子程序的區(qū)別。(D中斷服務(wù)程序與中斷時(shí) CPU正在運(yùn)行的程序是相互獨(dú)立的

41、，它們之間沒(méi)有確定的關(guān)系。子程序調(diào)用時(shí)轉(zhuǎn)入的子程序與 CPU正在執(zhí)行的程序段是同一程序的兩部分。(2)除了軟中斷，通常中斷產(chǎn)生都是隨機(jī)的，而子程序調(diào)用是由CALL指令(子程序調(diào)用指令)引起的。(3)中斷服務(wù)程序的入口地址可以通過(guò)硬件向量法產(chǎn)生向量地址，再由向量地址找到入口地址。子程序調(diào)用的子程序入口地址是由CALL指令中的地址碼給出的。(4)調(diào)用中斷服務(wù)程序和子程序都需保護(hù)程序斷點(diǎn)，前者由中斷隱指令完成，后者由CALL指令本身完成。(5)處理中斷服務(wù)程序時(shí)，對(duì)多個(gè)同時(shí)發(fā)生的中斷需進(jìn)行裁決，而調(diào)用子程序時(shí)一般沒(méi)有這種操 作。(6)在中斷服務(wù)程序和所調(diào)用的子程序中都有保護(hù)寄存器內(nèi)容的操作。.描述中

42、斷周期的數(shù)據(jù)流程。(1)將特定地址0送至存儲(chǔ)器地址寄存器(2)向主存發(fā)寫(xiě)命令，啟動(dòng)存儲(chǔ)器寫(xiě)操作(3)將PC的內(nèi)容(程序斷點(diǎn))送至 MDR(4)將MDR勺內(nèi)容通過(guò)數(shù)據(jù)總線寫(xiě)入到 MA硒過(guò)地址總線所指示的主存單元中(5)將向量地址形成部件的輸出送至 PC,為下一條指令的取指周期作準(zhǔn)備(6)關(guān)中斷，將允許中斷觸發(fā)器清零。.簡(jiǎn)要描述外設(shè)進(jìn)行DMAM乍的過(guò)程及DMAJ式的主要優(yōu)點(diǎn)。(1)外設(shè)發(fā)出DMA青求；(2) CPU響應(yīng)請(qǐng)求，DMA空制器從CPU接管總線的控制；(3)由DMA空制器執(zhí)行數(shù)據(jù)傳送操作；(4)向CPU艮告DM砥作結(jié)束。主要優(yōu)點(diǎn)是數(shù)據(jù)數(shù)據(jù)速度快.請(qǐng)說(shuō)明程序查詢方式與中斷方式各自的特點(diǎn)。程序

43、查詢方式，數(shù)據(jù)在 CPU和外圍設(shè)備之間的傳送完全靠計(jì)算機(jī)程序控制，優(yōu)點(diǎn)是硬件結(jié)構(gòu)比較簡(jiǎn)單， 缺點(diǎn)是CPU效率低，中斷方式是外圍設(shè)備用來(lái)“主動(dòng)”通知 CPU準(zhǔn)備輸入輸出的一種方法，它節(jié)省了 CPU時(shí)間，但硬件結(jié)構(gòu)相對(duì)復(fù)雜一些。.什么是閃速存儲(chǔ)器？它有哪些特點(diǎn)？閃速存儲(chǔ)器是高密度、非易失性的讀 /寫(xiě)半導(dǎo)體存儲(chǔ)器。從原理上看，它屬于ROM1存儲(chǔ)器，但是它又可隨機(jī)改寫(xiě)信息；從功能上看，它又相當(dāng)于RAM所以彳專統(tǒng)ROMT RAM勺定義和劃分已失去意義。 因而 它是一種全新的存儲(chǔ)器技術(shù)。閃速存儲(chǔ)器的特點(diǎn)：(1)固有的非易失性(2)廉價(jià)的高密度(3)可直接執(zhí)行固態(tài)性能.請(qǐng)闡述RISC和CISC的區(qū)別。RIS

44、C更能充分利用VLSI芯片的面積.RISC更能提高計(jì)算機(jī)運(yùn)算速度，指令數(shù)、指令格式、尋址方式少，通用寄存器多，采用組合邏輯， 便于實(shí)現(xiàn)指令流水.RISC便于設(shè)計(jì)，可降低成本，提高可靠性 .RISC有利于編譯程序代碼優(yōu)化.RISC不易實(shí)現(xiàn)指令系統(tǒng)兼容.解釋下列概念：主機(jī)、CPU主存、存儲(chǔ)單元、存儲(chǔ)字、存儲(chǔ)字長(zhǎng)、存儲(chǔ)容量，機(jī)器字長(zhǎng)、指令字長(zhǎng)。主機(jī)：主機(jī)是指計(jì)算機(jī)除去輸入輸出設(shè)備以外的主要機(jī)體部分。也是用于放置主板及其他主要部件的控制箱體（容器Mainframe ）。通常包括 CPU、內(nèi)存、硬盤(pán)、光驅(qū)、電源、以及其他輸入輸出控制器和接口。CPU中央處理器（CPU Central Processing

45、 Unit ）是一塊超大規(guī)模的集成電路， 是一臺(tái)計(jì)算機(jī)的運(yùn)算核心 （Core） 和控制核心（Control Unit ）。它的功能主要是解釋計(jì)算機(jī)指令以及處理計(jì)算機(jī)軟件中的數(shù)據(jù)。中央處理器主 要包括運(yùn)算器（算術(shù)邏輯運(yùn)算單元，ALU, Arithmetic Logic Unit ）和高速緩沖存儲(chǔ)器（ Cache）及實(shí)現(xiàn)它們之間聯(lián)系的數(shù)據(jù)（Data）、控制及狀態(tài)的總線（Bus）。它與內(nèi)部存儲(chǔ)器（Memory）和輸入/輸出（I/O ）設(shè)備合稱 為電子計(jì)算機(jī)三大核心部件。主存：內(nèi)存是計(jì)算機(jī)中重要的部件之一，它是與CPU進(jìn)行溝通的橋梁。計(jì)算機(jī)中所有程序的運(yùn)行都是在內(nèi)存中進(jìn)行的，因此內(nèi)存的性能對(duì)計(jì)算機(jī)的影

46、響非常大。內(nèi)存（Memory）也被稱為內(nèi)存儲(chǔ)器，其作用是用于暫時(shí)存放CPU中的運(yùn)算數(shù)據(jù)，以及與硬盤(pán)等外部存儲(chǔ)器交換的數(shù)據(jù)。只要計(jì)算機(jī)在運(yùn)行中，CPU就會(huì)把需要運(yùn)算的數(shù)據(jù)調(diào)到內(nèi)存中進(jìn)行運(yùn)算，當(dāng)運(yùn)算完成后CPU再將結(jié)果傳送出來(lái)，內(nèi)存的運(yùn)行也決定了計(jì)算機(jī)的穩(wěn)定運(yùn)行。內(nèi)存是由內(nèi)存芯片、電路板、金手指等部分組成的。 存儲(chǔ)單元：存儲(chǔ)單元一般應(yīng)具有存儲(chǔ)數(shù)據(jù)和讀寫(xiě)數(shù)據(jù)的功能，以8位二進(jìn)制作為一個(gè)存儲(chǔ)單元，也就是一個(gè)字節(jié)。每個(gè)單元有一個(gè)地址，是一個(gè)整數(shù)編碼，可以表示為二進(jìn)制整數(shù)。 存儲(chǔ)字：存儲(chǔ)字是指存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼組合。 存儲(chǔ)字長(zhǎng)：一個(gè)存儲(chǔ)單元存儲(chǔ)一串二進(jìn)制代碼（存儲(chǔ)字），這串二進(jìn)制代碼的位數(shù)稱

47、為存儲(chǔ)字長(zhǎng)，存儲(chǔ)字長(zhǎng)可以是8位、16位、32位等。存儲(chǔ)容量：存儲(chǔ)容量是指存儲(chǔ)器可以容納的二進(jìn)制信息量，用存儲(chǔ)器中存儲(chǔ)地址寄存器MAR的編址數(shù)與存儲(chǔ)字位數(shù)的乘積表示。機(jī)器字長(zhǎng)：機(jī)器字長(zhǎng)也就是運(yùn)算器進(jìn)行定點(diǎn)數(shù)運(yùn)算的字長(zhǎng)，通常也是CPU內(nèi)部數(shù)據(jù)通路的寬度。即字長(zhǎng)越長(zhǎng)，數(shù)的表示范圍也越大，精度也越高。機(jī)器的字長(zhǎng)也會(huì)影響機(jī)器的運(yùn)算速度。指令字長(zhǎng)：是指機(jī)器指令中二進(jìn)制代碼的總位數(shù)。指令字長(zhǎng)取決于從操作碼的長(zhǎng)度、操作數(shù)地址的長(zhǎng)度 和操作數(shù)地址的個(gè)數(shù)。不同的指令的字長(zhǎng)是不同的。.解釋下列英文縮寫(xiě)的含義：CPU, PC, IR, CU, ALU, ACC, MQ, X, MAR, MDR, I10, MIPS,

48、 CPI, FLOPS.說(shuō)明高級(jí)語(yǔ)言，匯編語(yǔ)言和機(jī)器語(yǔ)言的差別和聯(lián)系.馮諾依曼計(jì)算機(jī)的特點(diǎn)是什么？.總線如何分類？什么是系統(tǒng)總線？系統(tǒng)總線又分幾類？它們各有何作用？是單向的還是雙 向的？它們與機(jī)器字長(zhǎng)、存儲(chǔ)字長(zhǎng)、存儲(chǔ)單元有何關(guān)系？.解釋下列概念：主存、輔存、 Cache, RAM. SRAM, DRAM. ROM, PROM. EPROM. EEPROM. CDROM. Flash Memory 37.試較比靜態(tài) RAMF動(dòng)態(tài)RAMa 38.試從下面七個(gè)方面比較程序查詢、程序中斷和DMAE種方式的綜合性能（1）數(shù)據(jù)傳送依賴軟件還是硬件：（2）傳送數(shù)據(jù)的基本單位并行性；（4）主動(dòng)性； （5）傳輸

49、速度：6）經(jīng)濟(jì)性（7）應(yīng)用對(duì)象.什么叫機(jī)器指令？什么叫指令系統(tǒng)？為什么說(shuō)指令系統(tǒng)與機(jī)器的主要功能以及與硬件結(jié) 構(gòu)之間存在著密切關(guān)系 ？.什么叫尋址方式？為什么要學(xué)習(xí)尋址方式 ？. CPU有哪些功能，畫(huà)出其結(jié)構(gòu)框圖并簡(jiǎn)要說(shuō)明每個(gè)部拌的作用。.什么叫系統(tǒng)的并行性？粗粒度并行和細(xì)粒度并行有何區(qū)別？.什么是指令流水？畫(huà)出指令二級(jí)流水和四級(jí)流水的示意圖，它們中哪一個(gè)更能提高處理器速度，為什么？.畫(huà)出組合邏輯控制單元的組成框圖，根據(jù)指令處理過(guò)程，結(jié)合有關(guān)部件說(shuō)明其工作原理.畫(huà)出微程序控制器組成框圖，說(shuō)明各部分功能。指令寄存嘉激地比寄存胤建耕控制字段F字段(1)控制存儲(chǔ)器用來(lái)存放實(shí)現(xiàn)全部指令系統(tǒng)的所有微程序

50、。(2)微指令寄存器用來(lái)存放由控制存儲(chǔ)器讀出的一條微指令信息。(3)地址轉(zhuǎn)移邏輯在一般情況下，微指令由控制存儲(chǔ)器讀出后直接給出下一條微指令地址，這個(gè)微地址信息就存放在微地址寄存器中，如果微程序不出現(xiàn)分支，那么下一條微指令的地址就直接由微地址寄存器給出。當(dāng)出現(xiàn)分支時(shí)，由地址轉(zhuǎn)移邏輯自動(dòng)完成修改微地址的任務(wù)。.試比較組合邏輯設(shè)計(jì)和微程序設(shè)計(jì)的設(shè)計(jì)步驟和硬件組成，說(shuō)明哪一種控制速度更快，為什么組合邏輯設(shè)計(jì)：組合邏輯控制器是采用組合邏輯技術(shù)來(lái)實(shí)現(xiàn)控制操作，把控制部件看成是產(chǎn)生專門(mén)固定 時(shí)序控制信號(hào)的邏輯電路，這種邏輯電路是由門(mén)電路和觸發(fā)器構(gòu)成的復(fù)雜邏輯網(wǎng)絡(luò)。采用組合邏輯設(shè)計(jì) 方法設(shè)計(jì)控制單元，微操作控

51、制部件的線路結(jié)構(gòu)十分龐雜，不規(guī)整，而且指令系統(tǒng)功能越全，微操作命 令越多，線路就越復(fù)雜。一旦控制部件構(gòu)成后，除非重新設(shè)計(jì)和物理上對(duì)它重新布線，否則要想增加新 的控制功能是不可能的。組合邏輯控制的最大優(yōu)點(diǎn)是速度較快。微程序設(shè)計(jì)：微程序控制器是為了克服組合邏輯控制器線路復(fù)雜、不易修改的缺點(diǎn)而提出的，用類似存 儲(chǔ)程序的辦法，來(lái)解決微操作命令序列的形成。就是把一條機(jī)器指令看成一個(gè)微程序，每一個(gè)微程序包 含若干條微指令，每一條微指令對(duì)應(yīng)一個(gè)或幾個(gè)微操作。然后把這些微程序存到一個(gè)存儲(chǔ)器中，用尋找 用戶程序機(jī)器指令的辦法來(lái)尋找每個(gè)微程序中的微指令，逐條執(zhí)行每一條微指令，也就相應(yīng)地完成了一 條機(jī)器指令的全部操

52、作。微程序控制器同組合邏輯控制器相比較，具有設(shè)計(jì)規(guī)整、調(diào)試、維修以及更改、擴(kuò)充指令方便的優(yōu)點(diǎn)，易于實(shí)現(xiàn)自動(dòng)化設(shè)計(jì)。但是由于它使用了控制存儲(chǔ)器，所以指令的執(zhí)行速度比組合邏輯控制器慢?？刂扑俣壬?，組合邏輯要快一些，由于它的命令是直接通過(guò)產(chǎn)生固定時(shí)序控制信號(hào)的邏輯電路完成的，控制器的速度取決于電路延遲而微程序設(shè)計(jì)要慢一些，因?yàn)樗鼘?duì)應(yīng)的邏輯是放在控制存儲(chǔ)器中。每一條 命令都是先從控制存儲(chǔ)器中讀取微命令，再完成其它的。但是硬布線是由時(shí)序電路組成的固定信號(hào)，一 出廠就難以修改，而微程序是可以添加新的功能的。.微指令的操作控制有幾種編碼方式，各各有何特點(diǎn)？哪一種控制速度最快？.比較垂直型指令和水平型微指令？

53、各有何特點(diǎn)？(1)水平型微指令并行操作能力強(qiáng)、效率高、靈活性強(qiáng)，垂直型微指令則較差。(2)水平型微指令執(zhí)行一條指令的時(shí)間短，垂直型微指令執(zhí)行時(shí)間長(zhǎng)。(3)由水平型微指令解釋指令的微程序，具有微指令字比較長(zhǎng)，但微程序短的特點(diǎn)，而垂直型微指令正好相反。(4)水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對(duì)來(lái)說(shuō)比較容易掌握.簡(jiǎn)單描述計(jì)算機(jī)上電之后的運(yùn)行過(guò)程。.簡(jiǎn)單描述CPU的發(fā)展史。.指令和數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何從時(shí)間和空間上區(qū)分它們是指令還是數(shù)據(jù)。時(shí)間上講，取指令事件發(fā)生在“取指周期” ，取數(shù)據(jù)事件發(fā)生在“執(zhí)行周期”。從空間上講， 從內(nèi)存讀出的指令流流向控制器 (指令寄存器)。

54、從內(nèi)存讀出的數(shù)據(jù)流流向運(yùn)算器 (通用寄 存器)。.外圍設(shè)備的I/O控制方式分哪幾類？各具什么特點(diǎn)？程序查詢方式：CPU的操作和外圍設(shè)備的操作能夠同步，而且硬件結(jié)構(gòu)比較簡(jiǎn)單程序中斷方式：一般適用于隨機(jī)出現(xiàn)的服務(wù)，且一旦提出要求應(yīng)立即進(jìn)行，節(jié)省 了 CPU的時(shí)間，但硬件結(jié)構(gòu)相對(duì)復(fù)雜一些。直接內(nèi)存訪問(wèn)(DMA方式：數(shù)據(jù)傳輸速度很高，傳輸速率僅受內(nèi)存訪問(wèn)時(shí)間的限 制。需更多硬件，適用于內(nèi)存和高速外設(shè)之間大批交換數(shù)據(jù)的場(chǎng)合。通道方式：可以實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理和外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送，大大提高 了 CPU的工作效率。外圍處理機(jī)方式：通道方式的進(jìn)一步發(fā)展，基本上獨(dú)立于主機(jī)工作，結(jié)果更接近 一般處理機(jī)。.舉

55、出CPU中6個(gè)主要寄存器的名稱及功能。CPU有以下寄存器：指令寄存器(IR)：用來(lái)保存當(dāng)前正在執(zhí)行的一條指令。程序計(jì)數(shù)器(PC):用來(lái)確定下一條指令的地址。地址寄存器(AR):用來(lái)保存當(dāng)前 CPU所訪問(wèn)的內(nèi)存單元的地址。緩沖寄存器(DR):1作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。2補(bǔ)彳H CPU和內(nèi)存、外圍設(shè)備之間在操作速度上的差別。3在單累加器結(jié)構(gòu)的運(yùn)算器中，緩沖寄存器還可兼作為操作數(shù)寄存器。通用寄存器(AC):當(dāng)運(yùn)算器的算術(shù)邏輯單元( ALU )執(zhí)行全部算術(shù)和邏輯運(yùn) 算時(shí)，為ALU提供一個(gè)工作區(qū)。狀態(tài)條件寄存器：保存由算術(shù)指令和邏輯指令運(yùn)行或測(cè)試的結(jié)果建立的各種條件碼內(nèi)容。除此之

56、外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時(shí)了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。.何i胃CRT的顯示分辨率、灰度級(jí)？分辨率是指顯示器所能表示的像素個(gè)數(shù)。像素越密，分辨率越高， 圖像越清晰。分辨率取決于顯像管熒光粉的粒度、熒光屏的尺寸和CRT電子束的聚焦能力。同時(shí)刷新存儲(chǔ)器要有與顯示像素?cái)?shù)相對(duì)應(yīng)的存儲(chǔ)空間，用來(lái)存儲(chǔ)每個(gè)像素的信息?；叶燃?jí)是指黑白顯示器中所顯示的像素點(diǎn)的亮暗差別，在彩色顯示器中則表現(xiàn)為顏色的不同?；叶燃?jí)越多，圖像層次越清楚逼真。. DRAM存儲(chǔ)器為什么要刷新？DRAM存儲(chǔ)元是通過(guò)柵極電容存儲(chǔ)電荷來(lái)暫存信息。由于存儲(chǔ)的信息電荷終究是有泄 漏的，電荷數(shù)又不能像 SRAM存儲(chǔ)

57、元那樣由電源經(jīng)負(fù)載管來(lái)補(bǔ)充，時(shí)間一長(zhǎng)，信息就會(huì)丟失。為此必須設(shè)法由外界按一定規(guī)律給柵極充電，按需要補(bǔ)給柵極電容的信息電荷，此過(guò)程叫“刷新”。56.解:何i胃DMM式？DNA控制器可采用哪幾種方式與 CPS時(shí)使用內(nèi)存？畫(huà)出示意圖說(shuō)明。 直接內(nèi)存訪問(wèn)(DMA方式是一種完全由硬件指令I(lǐng)/O變換的工作方式。DMA空制器從CPUS全接管對(duì)總線的控制，數(shù)據(jù)交換不經(jīng)過(guò)CPU而直接在內(nèi)存和I/O設(shè)備之間進(jìn)行。方式：(1)停止CPU訪問(wèn)內(nèi)存：當(dāng)外設(shè)要求傳送一批數(shù)據(jù)時(shí)，由DM冊(cè)制器發(fā)出一個(gè)停止信號(hào)給 CPU DM冊(cè)制器獲得總線控制權(quán)后開(kāi)始進(jìn)行數(shù)據(jù) 傳送。一批數(shù)據(jù)傳送完畢后，DMAS制器統(tǒng)治CPUM以使用內(nèi)存，并把

58、總線控制權(quán)交還給 CPU.(2) 周期挪用：當(dāng)I/O設(shè)備沒(méi)有DMA青求時(shí)，CPU程序要求訪問(wèn)內(nèi)存；一旦I/O設(shè)備有DMA青求，則I/O設(shè)備挪用一個(gè)或幾個(gè)周期。(3)DMA與CPU交替訪內(nèi)：一個(gè) CPU周期可分為2個(gè)周期，一個(gè)專供 DMA 控制器訪內(nèi)，另一個(gè)專供 CPU訪內(nèi)。不需要總線使用權(quán)的申請(qǐng)，建立 和歸還過(guò)程。工作方式如圖所示：57.說(shuō)明總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響。解：主要影響有以下三方面：(1)最大存儲(chǔ)容量單總線系統(tǒng)中，最大內(nèi)存容量必須小于由計(jì)算機(jī)字長(zhǎng)所決定的可能的地址總 線。雙總線系統(tǒng)中，存儲(chǔ)容量不會(huì)受到外圍設(shè)備數(shù)量的影響(2)指令系統(tǒng)雙總線系統(tǒng)，必須有專門(mén)的 I/O指令系統(tǒng)單總線

59、系統(tǒng)，訪問(wèn)內(nèi)存和 I/O使用相同指令(3)吞吐量總線數(shù)量越多，吞吐能力越大58. CPU響應(yīng)中斷應(yīng)具備哪些條件？解：應(yīng)具備：在CPU內(nèi)部設(shè)置的中斷允許觸發(fā)器必須是開(kāi)放的。外設(shè)有中斷請(qǐng)求時(shí)，中斷請(qǐng)求觸發(fā)器必須處于“1”狀態(tài)，保持中斷請(qǐng)求信號(hào)。外設(shè)(接口)中斷允許觸發(fā)器必須為“1”，這樣才能把外設(shè)中斷請(qǐng)求送至CPU。當(dāng)上述三個(gè)條件具備時(shí)，CPU在現(xiàn)行指令結(jié)束的最后一個(gè)狀態(tài)周期響應(yīng)中斷。.何謂刷新存儲(chǔ)器？其存儲(chǔ)容量與什么因素有關(guān)？解：為了不斷提供刷新圖像的信號(hào)， 必須把一幀圖像信息存儲(chǔ)在刷新存儲(chǔ)器，也叫視頻存儲(chǔ)器。其存儲(chǔ)容量由圖像分辨率和灰度決定。分辨率越高，灰度級(jí)越多，刷新存儲(chǔ)器容量越大。.什么是

60、并行處理？解：廣義地講，并行性有兩種含義：一是同時(shí)性，指兩個(gè)或多個(gè)事件在同一時(shí)刻發(fā)生；二是并發(fā)性，指兩個(gè)或多個(gè)事件在同一時(shí)間間隔內(nèi)發(fā)生。計(jì)算機(jī)的并行處理技術(shù)可貫穿于信息加工的各個(gè)步驟和階段，概括起來(lái)，主要有三種形式：(1)時(shí)間并行：指時(shí)間重疊，在并行性概念中引入時(shí)間因素，讓多個(gè)處理過(guò)程在時(shí)間上相互錯(cuò)開(kāi)，輪流重疊地使用同一套硬件設(shè)備的各個(gè)部分，以加快硬件周轉(zhuǎn)而贏得速度。(2)空間并行：指資源重復(fù)，在并行性概念中引入空間因素，以“數(shù)量取勝”為原則來(lái)大幅度提高計(jì)算機(jī)的處理速度。(3)時(shí)間并行+空間并行：指時(shí)間重疊和資源重復(fù)的綜合應(yīng)用，既采用時(shí)間并行性又采用空間并行性。四、應(yīng)用題. CPUM亍一段程序