微機原理及應(yīng)用課件：第2章 MCS-51系列單片機的結(jié)構(gòu)1

1、第2章 MCS-51系列單片機的結(jié)構(gòu)2.1 MCS-51系列單片機的結(jié)構(gòu)和引腳2.2 8051單片機存儲器結(jié)構(gòu)及其用途2.3 并行I/O端口2.4 時鐘電路2.5 復位電路2.1 MCS-51系列單片機的結(jié)構(gòu)和引腳2.1.1 MCS-51系列單片機的基本組成2.1.2 引腳定義及功能返回本章首頁SFR和RAM ROMCPU系 統(tǒng) 總 線定時/計數(shù)器T0 T1并行端口P0 P1 P2 P3串行端口TXD RXD中斷系統(tǒng) INT0 INT1時鐘電路時鐘源2.1.1 MCS-51系列單片機的基本組成圖2-1 MCS-51系列單片機基本結(jié)構(gòu)示意圖表2-1 MCS-51單片機存儲器容量返回 8031掩膜

2、ROMEPROMRAMMCS-5151子系列/128B80514KB/128B8751/4KB128B52子系列8032/256B80528KB/256B8752/8KB256B 存儲器類型單片機系列通道0驅(qū)動器通道2驅(qū)動器RAM地址鎖存器RAM通道0鎖存器通道2鎖存器ROM/EPROMB寄存器程序地址寄存器緩沖器PC遞增器程序計數(shù)器PC驅(qū)動器DPTR指針VCCGNDP1.0P1.7堆棧指針SPACCTMP2PSW通道3鎖存器通道1鎖存器通道1驅(qū)動器通道3驅(qū)動器TMP1SCONTMODPCONTCONTL0TH1TH0TL1IESBUF(TX/RX)IP中斷、串行口和定時器邏輯振蕩器P3.0P

3、3.7RSTALEEAPSENXTAL2XTAL1(+5V)指令寄存器定時和控制邏輯指令譯碼器P0.0P0.7P2.0P2.7圖2-2 MCS-51片內(nèi)總體結(jié)構(gòu)框圖ALU2.1.2 引腳定義及功能VCCVSSPSENALE/PROGEA/Vpp 圖2-3 MCS-51單片機的引腳配置圖P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7RST/VPDRXD/P3.0TXD/P3.1INT0/P3.2INT1/P3.3T0/P3.4T1/P3.5WR/P3.6RD/P3.7XTAL2XTAL11234567891011121314151617181920803180518751403

4、9383736353433323130292827262521222324P0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0 返回本節(jié)MCS-51單片機的片外總線結(jié)構(gòu) P3.2P3.3地址鎖存器CBI/OA15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0D7D6D5D4D3D2D1D0DBABP1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7RESET P3.0 P3.1 P3.4 P3.5 P3.6 P3.7VSSVCC P0.0P0.1P0.2P0.3P0.5P0.6P0.

5、7EAALEPSENP2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0圖2-4 MCS-51片外總線結(jié)構(gòu)示意圖 微型計算機中的總線通常分為：（1）地址總線（AB）：地址總線寬度為16位，由P0口經(jīng)地址鎖存器提供低8位地址（A0-A7）；P2口直接提供高8位地址（A8A15）。地址信號是由CPU發(fā)出的，故地址總線是單方向的。（2）數(shù)據(jù)總線（DB）：數(shù)據(jù)總線寬度為8位，用于傳送數(shù)據(jù)和指令，由P0口提供。（3）控制總線（CB）：控制總線隨時掌握各種部件的狀態(tài)，并根據(jù)需要向有關(guān)部件發(fā)出命令。 返回本節(jié)2.2 8051單片機存儲器結(jié)構(gòu)及其用途2.2.1 片內(nèi)數(shù)據(jù)存儲器2.2.2 片外數(shù)據(jù)存

6、儲器2.2.3 程序存儲器2.2.1 片內(nèi)數(shù)據(jù)存儲器 片內(nèi)數(shù)據(jù)存儲器結(jié)構(gòu)如圖2-5（a）所示；其具體位地址單元如表2-2所示；專用寄存器的地址映像如表2-3所示。 特殊功能寄存器 通用RAM區(qū)位尋址區(qū) 00H1FH20H2FH30H7FH80HFFH80H88H90H98HA0HA8HB0HB8HD0HE0HF0H特殊功能寄存器中位尋址外部ROM內(nèi)部ROM(EA=1)外部ROM(EA=0)0000H0000H0FFFH0FFFH1000HFFFFH外 部RAM(I/O口地址)0000HFFFFH內(nèi)部數(shù)據(jù)存儲器（a）外部數(shù)據(jù)存儲器（b）程序存儲器（c）工作寄存器區(qū)圖2-5 MCS-51單片機存儲

7、器結(jié)構(gòu)表2-2 內(nèi)部數(shù)據(jù)存儲器中的位地址表2-3 特殊功能寄存器地址及功能表表2-3 特殊功能寄存器地址及功能表SFR中的主要專用寄存器 1累加器 累加器是一個最常用的專用寄存器，其自身帶有全零標志Z，若A=0則Z=1；若A0則Z0。該標志常用作程序分支的判斷條件。2寄存器（1）PSW：程序狀態(tài)字寄存器。定義格式如右上邊。其中，CY：進借位標志；AC：輔助進借位標志； F0：用戶標志； RS1、RS0：工作寄存器組選擇（如表2-4所示）。（2）SP：堆棧指針。（3）DPTR：數(shù)據(jù)地址指針寄存器。 D7D6D5D4D3D2D1D0CYACF0RS1RS0OVXPRS1 RS0選擇工作寄存器組0

8、00組（00H07H）0 11組（08H0FH）1 02組（10H17H）1 13組（18H1FH）表2-4 工作寄存器組選擇控制表返回2.2.2 片外數(shù)據(jù)存儲器 外部數(shù)據(jù)存儲器又稱外部RAM，當片內(nèi)RAM不能滿足數(shù)量上的要求時，可通過總線端口和其他I/O口擴展外部數(shù)據(jù)RAM，其最大容量可達64K字節(jié)，其結(jié)構(gòu)如圖2-5（b）所示。在片外數(shù)據(jù)存儲器中，數(shù)據(jù)區(qū)和擴展的I/O口是統(tǒng)一編址的，使用的指令也完全相同，因此，用戶在應(yīng)用系統(tǒng)設(shè)計時，必須合理地進行外部RAM和I/O端口的地址分配，并保證譯碼的唯一性。返回2.2.3 程序存儲器 程序存儲器的結(jié)構(gòu)如圖2-5（c）所示，包括片內(nèi)和片外程序存儲器兩個

9、部分。其主要用來存放編好的用戶程序和表格常數(shù)，它以16位的程序計數(shù)器PC作為地址指針，故尋址空間為64KB。返回2.3 并行I/O端口 MCS-51單片機有 4 個雙向并行的 8 位I/O口P0P3，P0口為三態(tài)雙向口，可驅(qū)動8個TTL電路，P1、P2、P3口為準雙向口（作為輸入時，口線被拉成高電平，故稱為準雙向口），其負載能力為4個TTL電路。2.3.1 P0口的結(jié)構(gòu)VCCP0。X鎖存器讀鎖存器地址/數(shù)據(jù)控制D讀引腳寫鎖存器內(nèi)部總線QQMUXT2P0。XJT1CP圖2-6 P0口的一位結(jié)構(gòu)圖P0口作為I/O使用VCCP0。X鎖存器讀鎖存器地址/數(shù)據(jù)控制D讀引腳寫鎖存器內(nèi)部總線QQMUXT2T

10、1CP圖2-6 P0口的一位結(jié)構(gòu)圖T1P0。XJ輸出 MOV P0, AVCCP0。X鎖存器讀鎖存器地址/數(shù)據(jù)控制D讀引腳寫鎖存器內(nèi)部總線QQMUXT2T1CP圖2-6 P0口的一位結(jié)構(gòu)圖T1P0。XJ輸入VCCP0。X鎖存器讀鎖存器地址/數(shù)據(jù)控制D讀引腳寫鎖存器內(nèi)部總線QQMUXT2T1CP圖2-6 P0口的一位結(jié)構(gòu)圖T110懸浮狀態(tài)（高阻態(tài)）P0。XJ輸入 1. 讀引腳 MOV A, P0VCCP0。X鎖存器讀鎖存器地址/數(shù)據(jù)控制D讀引腳寫鎖存器內(nèi)部總線QQMUXT2T1CP圖2-6 P0口的一位結(jié)構(gòu)圖T110懸浮狀態(tài)（高阻態(tài)）三態(tài)門緩沖器P0。XJD1輸入 讀改寫指令：ORL P0, A

11、VCCP0。X鎖存器讀鎖存器地址/數(shù)據(jù)控制讀引腳寫鎖存器內(nèi)部總線QQMUXT2T1CP圖2-6 P0口的一位結(jié)構(gòu)圖T10懸浮狀態(tài)（高阻態(tài)）P0。XJ擴展系統(tǒng)中 P0口的使用輸出VCCP0。X鎖存器讀鎖存器地址/數(shù)據(jù)控制D讀引腳寫鎖存器內(nèi)部總線QQMUXT2T1CP圖2-6 P0口的一位結(jié)構(gòu)圖P0。XJVCCP0。X鎖存器讀鎖存器地址/數(shù)據(jù)控制D讀引腳寫鎖存器內(nèi)部總線QQMUXT2T1CP圖2-6 P0口的一位結(jié)構(gòu)圖三態(tài)門緩沖器P0。XJ擴展系統(tǒng)中 P0口的使用輸入2.3.2 P1口的結(jié)構(gòu) VCCP1.X鎖存器讀鎖存器D讀引腳寫鎖存器內(nèi)部總線QQTP1。X內(nèi)部上拉電阻CP 圖2-7 P1口的一位結(jié)構(gòu)圖P1口 輸入 VCCP1.X鎖存器讀鎖存器D讀引腳寫鎖存器內(nèi)部總線QQTP1。X內(nèi)部上拉電阻CP 圖2-7 P1口的一位結(jié)構(gòu)圖10P1口 輸出 VCCP1.X鎖存器讀鎖存器D讀引腳寫鎖存器內(nèi)部總線QQTP1。X內(nèi)部上拉電阻CP 圖2-7 P1口的一位結(jié)構(gòu)圖3P2口的結(jié)構(gòu)圖2-8 P2口的一位結(jié)構(gòu)圖VCCP2.X鎖存器讀鎖存器地址控制D讀引腳 寫鎖存器內(nèi)部總線QQMUXTP2。X內(nèi)部上拉電阻CP4P3口的結(jié)構(gòu)圖2-9 P3口的一位結(jié)構(gòu)圖VCCP3.X鎖存器讀鎖存器第二輸出功能D讀引腳 寫鎖存器內(nèi)部總線Q