《集成電路設(shè)計原理》試卷及答案解讀

1、第 頁共5頁=V,Y二V，12電科集成電路原理期末考試試卷一、填空題（1分）年，第一次觀測到了具有放大作用的晶體管。2.（2分）摩爾定律是TOC o 1-5 h z指。集成電路按工作原理來分可分為、。（4分）光刻的工藝過程有底膜處理、涂膠、前烘、和去膠。（4分）MOSFET可以分為、四種基本類型。（3分）影響MOSFET閾值電壓的因素有：、以及。（2分）在CMOS反相器中，V,V分別作為PMOS和NMOS的和；作inout為PMOS的源極和體端，作為NMOS的源極和體端。（2分）CMOS邏輯電路的功耗可以分為和。（3分）下圖的傳輸門陣列中V二5V，各管的閾值電壓V二IV，電路中各節(jié)點的DDT初

2、始電壓為0，如果不考慮襯偏效應(yīng)，則各輸出節(jié)點的輸出電壓YY=V。3VDDY1丫2I_IIII_y3；Y2=BAB1Y1（6分）寫出下列電路輸出信號的邏輯表達(dá)式：Y=二、畫圖題：（共12分）（6分）畫出由靜態(tài)CMOS電路實現(xiàn)邏輯關(guān)系Y=ABD+CD的電路圖，要求使用的MOS管最少。（6分）用動態(tài)電路級聯(lián)實現(xiàn)邏輯功能Y=ABC，畫出其相應(yīng)的電路圖。三、簡答題：（每小題5分，共20分）1.簡單說明n阱CMOS的制作工藝流程，n阱的作用是什么？2場區(qū)氧化的作用是什么，采用LOCOS工藝有什么缺點，更好的隔離方法是什么？第 頁共5頁簡述靜態(tài)CMOS電路的優(yōu)點。簡述動態(tài)電路的優(yōu)點和存在的問題。四、分析設(shè)計

3、題：（共38分1.（12分）考慮標(biāo)準(zhǔn)0.13卩mCMOS工藝下NMOS管，寬長比為W/L二0.26pm/0.13m,柵氧厚度為t=2.6nm，室溫下電子遷移率卩=220cm2/Vs，閾值電壓V=0.3V,計oxnT算V=1.0V、V=0.3V和0.9V時I的大小。已知：=8.85x10-14F/cm=3.9。GSDSDooxTOC o 1-5 h z（12分）如圖所示，Ml和M2兩管串聯(lián)，且VV-VV=0.3V)、V二0.3V(VV二0.7V)時，NM0S管處于線性區(qū),GSTDSGST線性區(qū)電流為：4分I=0(VV)V1V2=96.3765(yA)DGSTDS2DS當(dāng)V=1.0V(V=0.3V

4、)、V=0.9V(VV=0.7V)時，NMOS管處于飽和區(qū),GSTDSGST飽和區(qū)電流為：4分I=(VV)2=143.1045(A)D2GST3分(12分)解：1)設(shè)中間節(jié)點為c。分析知當(dāng)電壓滿足VBvg-vt0，即VcVG-VT。又VG-VTVGS-VT，故M1工乍于飽和區(qū)。而對M2而言，有V-VV，故M2工作于線性區(qū)。GSTDS依據(jù)NMOSFET和PMOSFET的電壓反轉(zhuǎn)對稱性知，若兩管都是PMOSFET，則M1工作于線性區(qū)，M2工作于飽和區(qū)。3分取一例證明。以此題中的NMOSFET和給定的偏壓為例，兩個NMOS管等效為一個NMOS管后，依VBVG-VTVA知該等效管應(yīng)工作于飽和區(qū)。故對M1、M2和等效管Meff有：I=K(VVV)2D11GTC0.55VNLMitV